Cum'è sapete, u curatore di l'interfaccia PCI Express, u gruppu interindustriale PCI-SIG, hè in furia per cumpensà u longu ritardu di u calendariu per purtà à u mercatu una nova versione di l'autobus PCI Express utilizendu specificazioni versione 5.0. A versione finale di e specificazioni PCIe 5.0 hè stata appruvata da questu , è in l'annu novu i dispusitivi cù supportu per l'autobus aghjurnatu devenu apparisce nantu à u mercatu. Ricordemu chì, paragunatu à PCIe 4.0, a velocità di trasferimentu longu a linea PCIe 5.0 duppià à 32 gigatransazzioni per seconda (32 GT/s).
E specificazioni sò specificazioni, ma per l'implementazione pratica di a nova interfaccia, u siliciu di travagliu è i blocchi sò necessarii per licenze à sviluppatori di controller di terzu. Una di queste decisioni ieri è oghje in una cunferenza in Taipei cumpagnie Astera Labs, Synopsys è Intel. Hè dichjaratu chì questa hè a prima suluzione cumpleta chì hè cumplettamente pronta per l'implementazione in a produzzione è per a licenza.
A piattaforma mostrata in Taiwan usa u chip di pre-produzione di Intel, u controller Synopsys DesignWare è u stratu fisicu PCIe 5.0 di a cumpagnia, chì pò esse acquistatu sottu licenza, è ancu retimers da Astera Labs. I retimers sò chips chì restaurà l'integrità di i pulsazioni di u clock in presenza di interferenza o in casu di un signalu debule.
Comu pudete imaginà, cum'è a velocità di trasmissione di dati nantu à una linea aumenta, l'integrità di u signale tende à diminuisce cum'è l'allungamentu di e linee di cumunicazione. Per esempiu, secondu a specificazioni per a linea PCIe 4.0, a gamma di trasmissione senza l'usu di cunnessi in a linea hè solu 30 cm Per a linea PCIe 5.0, sta distanza serà ancu più corta è ancu à una tale distanza hè necessariu include. retimers in u circuitu di cuntrollu. Astera Labs hà sappiutu sviluppà retimers chì ponu operare sia in l'interfaccia PCIe 4.0 sia in parte di l'interfaccia PCIe 5.0, chì hè statu dimustratu in a cunferenza.
Source: 3dnews.ru