A Rostec State Corporation è a cumpagnia di tecnulugia Yadro (ICS Holding) intendenu sviluppà è inizià a produzzione di un novu processore per laptops, PC è servitori, basatu annantu à l'architettura RISC-V, da 2025. Hè previstu di equipà i posti di travagliu in e divisioni Rostec è istituzioni di u Ministeru di l'Educazione è a Scienza, u Ministeru di l'Educazione è u Ministeru di a Salute di a Federazione Russa cù computer basati nantu à u novu processatore. 27,8 miliardi di rubles seranu investiti in u prugettu (cumpresu 9,8 miliardi da u budget federale), chì hè più di l'investimenti totali in a produzzione di i prucessori Elbrus è Baikal. In cunfurmità cù u pianu di l'affari, in 2025 pensanu à vende 60 mila sistemi basati nantu à novi processori è guadagnà 7 miliardi di rubli per questu.
Dapoi u 2019, Yadro, un servitore è una sucietà di almacenamentu, pussede Syntacore, chì hè unu di i più antichi sviluppatori di nuclei IP RISC-V aperti è cummerciale specializati (IP Core), è hè ancu unu di i fundatori di l'urganizazione senza prufittu. RISC-V International, supervisendu u sviluppu di l'architettura di l'istruzzioni RISC-V. Cusì, ci sò più di risorse, sperienza è cumpetenza per creà un novu chip RISC-V.
Hè infurmatu chì u chip sviluppatu includerà un processore 8-core chì opera à 2 GHz. Per a pruduzzione hè previstu di utilizà u prucessu tecnicu 12nm (per paragone, in 2023 Intel pensa à pruduce un chip basatu annantu à u core SiFive P550 RISC-V cù a tecnulugia 7 nm, è in 2022 in Cina hè previstu di pruduce u chip XiangShan. , chì opera ancu à una freccia di 2 GHz, utilizendu u prucessu tecnicu 14 nm).
Syntacore offre attualmente per licenze u core RISC-V SCR7, adattatu per l'usu in l'urdinatori di i cunsumatori è sustene l'usu di sistemi basati in Linux. SCR7 implementa l'architettura di set di istruzioni RISC-V RV64GC è include un controller di memoria virtuale cù supportu di pagine di memoria, MMU, cache L1/L2, unità in virgola mobile, trè livelli di privilegi, interfacce compatibili AXI4 è ACE, è supportu SMP (finu à 8 nuclei).
In quantu à u software, u supportu RISC-V hè sviluppatu cù successu in Debian GNU/Linux. Inoltre, à a fine di ghjugnu, Canonical hà annunziatu a furmazione di build pronti di Ubuntu 20.04 LTS è 21.04 per e schede RISC-V SiFive HiFive Unmatched è SiFive HiFive Unleashed. RISC-V hè statu ancu portatu recentemente à a piattaforma Android. Hè nutate chì Yadro hè statu un membru d'argentu di a Fundazione Linux dapoi 2017, è hè ancu un membru di u cunsorziu OpenPOWER Foundation, chì prumove l'architettura di istruzzioni OpenPOWER (ISA).
Ricurdativi chì RISC-V furnisce un sistema d'istruzzioni di a macchina aperta è flessibile chì permette à i microprocessori di esse custruitu per applicazioni arbitrarie senza esigenza di royalties o impone cundizioni d'usu. RISC-V permette di creà SoC è processori completamente aperti. Attualmente, basatu annantu à a specificazione RISC-V, diverse cumpagnie è cumunità sottu diverse licenze libere (BSD, MIT, Apache 2.0) sviluppanu parechje decine di varianti di core di microprocessori, SoC è chips digià pruduciuti. I sistemi operativi cù supportu di alta qualità per RISC-V includenu GNU/Linux (presente da i versioni di Glibc 2.27, binutils 2.30, gcc 7 è u kernel Linux 4.15) è FreeBSD.
Source: opennet.ru