Projekt Libre-SOC vyvíjí otevřený čip se hybridní architekturou ve stylu CDC 6600, kde jsou instrukce CPU, VPU a GPU sloučeny do jedné ISA za účelem zmenšení velikosti a složitosti čipu. Dosáhl fáze předání prvního testovacího vzorku do výroby. Původně byl projekt znám jako Libre RISC-V, ale byl přejmenován na Libre-SOC po rozhodnutí nahradit RISC-V architekturou sady instrukcí (ISA) OpenPOWER 3.0.
Projekt má za cíl vytvořit plně funkční, zcela otevřený a bez licenčních poplatků systém na čipu (SoC), který bude použitelný v jednodeskových počítačích, netboocích a různých přenosných zařízeních. Kromě běžných instrukcí CPU a registrů poskytuje Libre-SOC v jednom funkčním bloku procesoru možnosti provádění vektorových operací a specializovaných výpočtů typických pro VPU a GPU. Čip využívá architekturu sady instrukcí OpenPOWER, rozšíření Simple-V s instrukcemi pro vektorizaci a paralelní zpracování dat, a také specializované instrukce pro konverzi na ARGB a provádění typických 3D operací.
Instrukce GPU jsou zaměřeny na použití s grafickým API Vulkan, zatímco VPU se soustřeďuje na urychlení konverze YUV-RGB a dekódování formátů MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis a Opus. Pro Mesa se vyvíjí svobodný ovladač, který využívá možnosti Libre-SOC k poskytnutí hardwarově urychlené programové implementace grafického API Vulkan. Například, shadery Vulkan mohou být přeloženy pomocí JIT enginu pro provádění za použití specializovaných instrukcí dostupných v Libre-SOC.
V dalším testovacím prototypu plánují implementovat rozšíření SVP64 (Variable-length Vectorisation), které umožní využít Libre-SOC jako vektorový procesor (kromě 32 64bitových registrů obecného určení bude k dispozici 128 registrů pro vektorové výpočty). První prototyp zahrnuje pouze jedno jádro, které pracuje na frekvenci 300 MHz, ale během dvou let plánují vydat 4jádrovou verzi, poté 8jádrovou a v dlouhodobém horizontu i 64jádrovou.
První várka čipu bude vyrobena ve společnosti TSMC pomocí výrobního procesu 180nm. Všechny informace o projektu jsou dostupné pod svobodnými licencemi, včetně souborů ve formátu GDS-II, které obsahují kompletní popis topologie čipu, dostatečný pro zahájení vlastní výroby. Libre-SOC se stane prvním plně nezávislým čipem postaveným na architektuře Power, který nebude vyrábět společnost IBM. Při vývoji byl použit jazyk pro popis hardwaru nMigen (HDL založený na Pythonu, bez použití VHDL a Verilog), standardní buňky FlexLib z projektu Chips4Makers a svobodné VLSI nástroje Coriolis2 pro převod z HDL do GDS-II.
Vývoj Libre-SOC byl financován nadací NLnet Foundation, která přidělila 400 tisíc eur na vytvoření plně otevřeného čipu v rámci programu pro vývoj ověřitelných a důvěryhodných základních technických řešení. Čip má rozměry 5,5 × 5,9 mm a obsahuje 130 tisíc logických hradel. Součástí je čtyři moduly SRAM po 4KB a PLL blok pracující na 300 MHz.
Zdroj: opennet.ru
