Počítač, který pracoval v raketě nosiči (Launch Vehicle Digital Computer, LVDC), sehrál klíčovou roli v programu Apollo, řídil raketu Saturn 5. Stejně jako většina počítačů té doby uchovával data v drobných magnetických jádrech. V tomto článku Cloud4Y hovoří o paměťovém modulu LVDC z exkluzivní Stevea Jurvetsona.
Tento paměťový modul byl vylepšen ve druhé polovině 60. let. Pro jeho výrobu byly použity komponenty pro povrchovou montáž, hybridní moduly a flexibilní spojení, což ho učinilo mnohem menším a lehčím než běžná paměť počítačů té doby. Nicméně paměťový modul umožňoval uchovávat pouze 4096 slov po 26 bitech.
Paměťový modul na magnetických jádrech. Tento modul uchovává 4K slov o 26 bitech dat a 2 bity paritní. Se čtyřmi paměťovými moduly, které poskytují celkovou kapacitu 16 384 slov, váží 2,3 kg a má rozměry 14 cm × 14 cm × 16 cm.
Let na Měsíc začal 25. května 1961, když prezident Kennedy prohlásil, že Amerika vysadí člověka na Měsíc do konce desetiletí. K tomu byla použita třístupňová raketa Saturn 5, nejsilnější raketa, jaká byla kdy vyrobena. Saturn 5 byl ovládán a řízen počítačem (zde o něm), třetího stupně rakety nosiče, počínaje vzletem na oběžnou dráhu Země a následně při cestě k Měsíci. (Loď Apollo se v tomto okamžiku oddělila od rakety Saturn 5 a úkol LVDC byl splněn).
LVDC je instalován v podpěrné konstrukci. Kulaté konektory jsou viditelné na čelní straně počítače. Použito bylo 8 elektrických konektorů a dva konektory pro kapalné chlazení.
LVDC byl jen jedním z několika počítačů na palubě Apolla. LVDC byl připojen k systému řízení letu, 45 kilogramovému analogovému počítači. Palubní navigační počítač Apolla (Apollo Guidance Computer, AGC) naváděl vesmírnou loď k povrchu Měsíce. Velící modul obsahoval jeden AGC, zatímco lunární modul obsahoval druhý AGC spolu se systémem pro navigaci Abort, záložním havarijním počítačem.
Na palubě Apolla bylo několik počítačů
Zařízení Unit Logic (ULD)
LVDC bylo vyvinuto pomocí zajímavé hybridní technologie nazývané ULD, unit load device. Ačkoli na první pohled připomínaly integrované obvody, moduly ULD obsahovaly několik komponentů. Používaly jednoduché křemíkové krystaly, z nichž každý měl pouze jeden tranzistor nebo dva diody. Tyto matice byly spolu s tištěnými tlustovrstvými rezistory umístěny na keramické desce pro realizaci obvodů podobných logickému ventilu. Tyto moduly byly variantou modulů SLT (), které byly vyvinuty pro počítače IBM populární řady S/360. IBM začala vyvíjet moduly SLT v roce 1961, ještě než se integrované obvody staly komerčně životaschopnými, a do roku 1966 IBM vyráběla více než 100 milionů modulů SLT ročně.
Moduly ULD byly výrazně menší než moduly SLT, jak ukazuje fotografie níže, což je činí vhodnějšími pro kompaktní kosmický počítač. Moduly ULD používaly keramické krycí desky místo kovových pinů v SLT a měly kovové kontakty na horní ploše namísto pinů. Upevnění na desce drželo modul ULD na místě a spojovalo se s těmito kontakty.
Proč IBM používala moduly SLT místo integrovaných obvodů? Hlavním důvodem bylo to, že integrované obvody byly ještě v plenkách, byly vynalezeny v roce 1959. V roce 1963 měly moduly SLT výhody v nákladech a výkonu ve srovnání s integrovanými obvody. Nicméně moduly SLT byly často považovány za zastaralé ve srovnání s integrovanými obvody. Jednou z výhod modulů SLT oproti integrovaným obvodům bylo, že rezistory v SLT byly mnohem přesnější než v integrovaných obvodech. Během výroby byly tlustovrstvé rezistory v modulech SLT pečlivě pískovány, aby se odstranila rezistivní vrstva, dokud se nedosáhne požadovaného odporu. Moduly SLT byly také levnější než srovnatelné integrované obvody v 60. letech.
LVDC a jemu příbuzné zařízení používaly více než 50 různých typů ULD.
Moduly SLT (vlevo) jsou výrazně větší než moduly ULD (vpravo). Velikost ULD je 7,6 mm x 8 mm.
Na níže uvedené fotografii jsou zobrazeny vnitřní komponenty modulu ULD. Vlevo na keramické desce jsou viditelné vodiče připojené k čtyřem malým čtvercovým křemíkovým krystalům. Vypadá to jako tištěná deska, ale mějte na paměti, že je mnohem menší než nehet. Černé obdélníky vpravo jsou tlustovrstvé rezistory, vytištěné na spodní straně desky.
ULD, pohled shora a zdola. Viditelné křemíkové krystaly a rezistory. Zatímco moduly SLT měly rezistory na horním povrchu, moduly ULD měly rezistory dole, což zvyšovalo hustotu, ale také náklady.
Na fotografii níže je vidět křemíkový krystal z modulu ULD, který realizoval dva diody. Rozměry jsou mimořádně malé, pro srovnání vedle se nacházejí krystalky cukru. Krystal měl tři externí připojení přes měděné kuličky, pájené na třech kruzích. Dva dolní kruhy (anody dvou diod) byly legovány (tmavší oblasti), zatímco horní pravý kruh byl katodou, připojenou k základně.
Fotografie dvoudiodového křemíkového krystalu vedle krystalků cukru.
Jak funguje paměť na magnetických jaderech.
Paměť na magnetických jaderech byla základní formou ukládání dat na počítačích od 50. let 20. století, dokud ve 70. letech nebyla nahrazena polovodičovými paměťovými zařízeními. Paměť byla vytvořena z drobných feritových kroužků, nazývaných jádra. Feritové kroužky byly uspořádány do obdélníkové matice a přes každý kroužek procházelo od dvou do čtyř vodičů pro čtení a zápis informací. Kroužky umožnily ukládat jeden bit informace. Jádro bylo magnetizováno pomocí impulsu proudu přes vodiče, procházejícími feritovým kroužkem. Směr magnetizace jednoho jádra mohl být změněn posláním impulsu v opačném směru.
Aby bylo možné přečíst hodnotu jádra, přivedl jsem kroužek do stavu 0. Pokud bylo jádro dříve ve stavu 1, změnující se magnetické pole vytvářelo napětí v jednom z vodičů, procházejících jádry. Ale pokud by jádro již bylo ve stavu 0, magnetické pole by se nezměnilo a v čtecím vodiči by se napětí nezvýšilo. Tak byla hodnota bitu v jádře načtena resetováním na nulu a kontrolou napětí v čtecím vodiči. Důležitou vlastností paměti na magnetických jádrech bylo, že proces čtení ferritového kroužku ničil jeho hodnotu, takže jádro muselo být "přepsáno".
Používání samostatného vodiče k změně magnetizace každého jádra bylo neúčinné, ale v 50. letech byla vyvinuta ferritová paměť založená na principu shody proudů. Schéma se čtyřmi vodiči — X, Y, čtení, blokace — se stalo běžným. Technika využívala zvláštní vlastnost jader, známou jako hysteréze: malý proud nemá vliv na ferritovou paměť, ale proud nad prahem by jádro magnetizoval. Při dodání výkonu s polovinou nezbytného proudu na jednu linii X a jednu linii Y dostalo pouze to jádro, ve kterém se kříží obě linky, dostatečný proud pro přemagnetizaci, zatímco ostatní jádra zůstala neporušená.
Takto vypadala paměť IBM 360 Model 50. LVDC a model 50 používaly jádra jednoho typu, známá jako 19-32, protože jejich vnitřní průměr byl 19 mil (0,4826 mm) a jejich vnější průměr činil 32 mil (0,8 mm). Na tomto obrázku je vidět, že přes každé jádro procházejí tři vodiče, ale LVDC používal čtyři vodiče.
Na níže uvedeném obrázku je zobrazeno jedno obdélníkové paměťové pole LVDC. Tato matice má 128 X-vodičů, které jdou vertikálně, a 64 Y-vodičů, které jdou horizontálně, s jádrem na každém křížení. Jediný vodič pro čtení prochází všemi vlákny paralelně k Y-vodičům. Vodič pro zápis a blokovací vodič procházejí všemi vlákny paralelně k X-vodičům. Vodiče se kříží uprostřed matice; to snižuje indukovaný šum, protože šum z jedné poloviny neutralizuje šum z druhé poloviny.
Jedna matice feritové paměti LVDC obsahující 8192 bitů. Připojení k dalším maticím se provádí pomocí kolíků na vnější straně.
Výše uvedená matice měla 8192 prvků, z nichž každý uchovával jeden bit. Aby bylo možné uložit slovo paměti, bylo několik základních matic složeno dohromady, po jedné pro každý bit ve slově. Vodiče X a Y procházely hadovitě všemi základními maticemi. Každá matice měla samostatnou linku pro čtení a samostatnou linku zákazu pro zápis. Paměť LVDC používala zásobník 14 základních matic (níže), které uchovávaly 13-bitový "slab", spolu s paritním bitem.
Zásobník LVDC se skládá ze 14 základních matic.
Zápis do paměti na magnetických jádrech vyžadoval další vodiče, takzvané linky zákazu. Každá matice měla jednu linii zákazu, protínající všechna jádra v ní. Během zápisu prochází proud linkami X a Y, přemapovávačující vybrané kroužky (po jednom na rovinu) do stavu 1, uchovávající všechny 1 ve slově. Pro zápis 0 na pozici bitu byla linie napájena polovičním proudem, opačným od linie X. V důsledku toho zůstala jádra v hodnotě 0. Takže linie zákazu nedovolila jádru převrátit se na 1. Jakékoliv požadované slovo mohlo být zapsáno do paměti aktivací odpovídajících linií zákazu.
Paměťový modul LVDC.
Jak je fyzicky konstruován paměťový modul LVDC? Uprostřed paměťového modulu je zásobník 14 matice ferromagnetické paměti, jak bylo dříve ukázáno. Je obklopen několika deskami s obvody pro ovládání vodičů X a Y a linií zákazu, řádků pro čtení bitů, detekci chyb a generování potřebných hodinových signálů.
Obecně většina obvodů spojených s pamětí leží v počítačové logice LVDC, a nikoli v samotném paměťovém modulu. Konkrétně logika počítače obsahuje registry pro uchování adresy a slova dat a pro převádění mezi sekvenčním a paralelním. Obsahuje také obvod pro čtení z řádků pro čtení bitů, kontrolu chyb a taktování.
Paměťový modul s označením klíčových komponentů. MIB (Multilayer Interconnection Board) je 12-vrstvá deska plošných spojů.
Deska ovladače paměti Y.
Slovo v paměti na magnetických jádrech se vybírá průchodem odpovídajících linií X a Y přes hlavní zásobník desek. Začneme popisem schématu Y-drivertu a tím, jak generuje signál přes jednu z 64 Y-linií. Místo 64 samostatných obvodů ovladač modulu snižuje počet obvodů díky použití 8 "vysokých" ovladačů a 8 "nízkých" ovladačů. Ty jsou připojeny v "mřížkové" konfiguraci, takže každá kombinace s vysokými a nízkými ovladači vybírá různé linie. Tímto způsobem 8 "vysokých" a 8 "nízkých" ovladačů vybírá jednu z 64 (8 × 8) Y-linií.
Deska ovladače Y (přední část) řídí výběrové linie Y v zásobníku desek.
Na níže uvedené fotografii můžete vidět některé z modulů ULD (bílé) a páry tranzistorů (zlaté), které řídí výběrové linie Y. Modul "EI" je srdcem ovladače: dodává impuls stejnosměrného napětí (E) nebo propouští impuls stejnosměrného proudu (I) přes výběrovou linii. Výběrová linie je řízena aktivací modulu EI v režimu napětí na jednom konci a modulu EI v režimu proudu na druhém konci. Výsledkem je impuls s odpovídajícím napětím a proudem, který je dostatečný k přemagnetování jádra. Potřebný je velký impuls k jeho převrácení; impuls napětí je fixován na 17 voltů, zatímco proud kolísá od 180 mA do 260 mA v závislosti na teplotě.
Makrofotografie desky ovladače Y, ukazující šest modulů ULD a šest párů tranzistorů. Každý modul ULD je označen číslem dílu IBM, typem modulu (např. "EI") a kódem, jehož význam není objasněn.
Deska je také vybavena moduly sledování chyb (ED), které detekují, když je současně aktivováno více než jedna výběrová linie Y. Modul ED používá jednoduché poloanologové řešení: sčítá vstupní napětí pomocí sítě rezistorů. Pokud je výsledné napětí nad prahem, klíč se aktivuje.
Pod řídicí deskou se nachází diodová matice, která obsahuje 256 diod a 64 rezistorů. Tato matice přetváří 8 horních a 8 dolních párů signálů z řídicí desky na spojení se 64 Y-linkami, které procházejí hlavním blokem desek. Flexibilní kabely na vrchu a na dně desky spojují desku s diodovou maticí. Dva flexibilní kabely vlevo (na fotografii nejsou vidět) a dvě sběrnice vpravo (jedna je viditelná) spojují diodovou matici s polem jader. Flexibilní kabel, viditelný vlevo, spojuje Y-desku s ostatními částmi počítače přes desku pro vstup a výstup, a malý flexibilní kabel v pravém dolním rohu se spojuje s deskou generátoru hodin.
Paměťová řídicí deska X
Schéma pro řízení linií X je obdobné jako schéma Y, s výjimkou toho, že existuje 128 linií X a 64 linií Y. Protože je vodičů X dvakrát více, modul má druhou desku X-řídicích prvků umístěnou pod ní. Přestože mají desky X a Y stejné komponenty, rozmístění je odlišné.
Tato deska a podobná pod ní řídí vybrané X řádky v bloku desek s jádry.
Na níže uvedené fotografii jsou vidět poškozené některé komponenty na desce. Jeden z tranzistorů je posunutý, modul ULD je zlomený na polovinu a další je odlomený. Rozmístění je viditelné u zlomeného modulu, kde se také objevuje jeden z drobných křemíkových krystalů (vpravo). Na této fotografii lze také zřetelně vidět stopy vertikálních a horizontálních vodivých drah na 12-vrstvé tištěné desce.
Detailní záběr poškozené části desky
Pod X-řídicími deskami se nachází matice diod X, která obsahuje 288 diod a 128 rezistorů. Matice diod X používá topologii, která se liší od Y-diodové desky, aby se zabránilo zdvojení počtu komponentů. Stejně jako Y-diodová deska, tato deska obsahuje komponenty umístěné vertikálně mezi dvěma tištěnými deskami. Tato metoda se nazývá „wood-cord“ a umožňuje těsné balení komponentů.
Makrofoto matice diod X ukazuje vertikálně umístěné diody metodou wood-cord mezi 2 tištěnými deskami. Dvě X-řídicí desky se nacházejí nad diodovou deskou, oddělenou od nich polyuretanovou pěnou. Všimněte si, že tištěné desky jsou umístěny velmi blízko sebe.
Paměťové zesilovače
Na níže uvedeném obrázku je zobrazena deska zesilovače čtení. Má 7 kanálů pro čtení 7 bitů ze zásobníku paměti; identická deska níže zpracovává dalších 7 bitů, celkem 14 bitů. Úkolem zesilovače čtení je detekce slabého signálu (20 milivoltů), generovaného zpětně magnetizovaným jádrem, a jeho přeměna na 1-bitový výstup. Každý kanál se skládá z diferenciálního zesilovače a bufferu, za který následuje diferenciální transformátor a výstupní fixační obvod. Vlevo je 28žilový flexibilní kabel připojený k zásobníku paměti, který přivádí oba konce každého čtecího vodiče k obvodu zesilovače, počínaje modulem MSA-1 (zesilovač čtení paměti). Mezi jednotlivé komponenty patří rezistory (hnědé válce), kondenzátory (červené), transformátory (černé) a tranzistory (zlaté). Bity dat vycházejí z desek zesilovače čtení přes flexibilní kabel vpravo.
Deska zesilovače čtení je v horní části paměťového modulu. Tato deska zesiluje signály z senzorových vodičů a vytváří výstupní bity.
Omezení zápisu řadiče
Řadiče zápisu se používají k zápisu do paměti a nacházejí se na dolní straně hlavního modulu. Existuje 14 blokovacích linek, po jedné pro každou matici ve zásobníku. Pro zápis 0 bitu se aktivuje odpovídající blokovací řadič a proud skrze blokovací linku brání přepnutí jádra na 1. Každá linka je řízena modulem ID-1 a ID-2 (řadič zápisu) a párem tranzistorů. Vysoce přesné rezistory 20,8 ohmů v horní a dolní části desky regulují proud blokování. 14žilový flexibilní kabel napravo spojuje řadiče s 14 blokovacími vodiči v bloku desek s jádry.
Blokovací deska je na dolní straně paměťového modulu. Tato deska generuje 14 blokovacích signálů používaných během zápisu.
Paměťová řídicí deska hodin
Řadič hodin je pár desek, které generují synchronizační signály pro paměťový modul. Jakmile počítač zahájí operaci s pamětí, různé synchronizační signály používané paměťovým modulem jsou generovány asynchronně řadičem hodin modulu. Desky řadiče hodin jsou umístěny v dolní části modulu, mezi zásobníkem a blokovací deskou, takže jsou špatně viditelné.
Ovladač frekvence je umístěn pod hlavním paměťovým modulem, ale nad blokovacím modulem.
Modré komponenty desky na fotografii nahoře představují víceotáčkové potenciometry, pravděpodobně pro nastavení času nebo napětí. Na deskách jsou také viditelné rezistory a kondenzátory. Schéma ukazuje několik modulů MCD (Memory Clock Driver), ale na deskách žádné moduly nejsou vidět. Je těžké říci, zda to souvisí s omezenou viditelností, změnou schématu nebo přítomností jiné desky s těmito moduly.
Paměťová I/O deska
Poslední deskou paměťového modulu je I/O panel, který distribuuje signály mezi paměťovými deskami a zbytkem počítače LVDC. Zelený 98-kontaktní konektor dole se připojuje k paměťové skříni LVDC a poskytuje signály a napájení z počítače. Většina plastových konektorů je zlomena, což odhaluje kontakty. Distribuční deska je připojena k tomuto konektoru dvěma 49-kontaktními flexibilními kabely dole (viditelný je pouze přední kabel). Další flexibilní kabely distribuují signály na desku X-drivru (vlevo), desku Y-drivru (vpravo), desku zesilovače čtení (nahoře) a desku zablokování (dole). 20 kondenzátorů na desce filtruje napájení dodávané modulu paměti.
I/O deska mezi paměťovým modulem a zbytkem počítače. Zelený konektor dole se připojuje k počítači a tyto signály jsou distribuovány přes ploché kabely do dalších částí paměťového modulu.
Výstup
Hlavní paměťový modul LVDC poskytoval kompaktní, spolehlivé úložiště. Do dolní poloviny počítače bylo možné umístit až 8 paměťových modulů. To umožnilo počítači ukládat 32 26-bitových slov nebo 16 kilowordů v redundantním vysoce spolehlivém „duplexním“ režimu.
Jednou zajímavou funkcí LVDC bylo, že paměťové moduly mohly být zrcadleny pro spolehlivost. V „duplexním“ režimu bylo každé slovo uchováváno ve dvou paměťových modulech. Pokud došlo k chybě v jednom modulu, správné slovo bylo možné získat z druhého modulu. Ačkoli to zajišťovalo spolehlivost, snížilo to kapacitu paměti na polovinu. Alternativně mohly být paměťové moduly použity v „simplexním“ režimu, přičemž každé slovo bylo uchováváno jednou.
LVDC pojme až osm modulů paměti procesoru
Modul paměti na magnetických jádrech poskytuje názornou představu o době, kdy pro uchování 8 kB byl potřeba 5librový (2,3 kg) modul. Nicméně tato paměť byla pro svou dobu velmi pokročilá. Podobná zařízení přestala být používána v 70. letech 20. století s příchodem polovodičových DRAM.
Obsah operační paměti se uchovává při vypnutí napájení, takže je velmi pravděpodobné, že modul stále uchovává software z posledního použití počítače. Ano, tam lze najít něco zajímavého i po desetiletích. Bylo by zajímavé pokusit se tato data obnovit, ale poškozený obvod představuje problém, takže obsah pravděpodobně nebude možné extrahovat z paměťového modulu ještě další desetiletí.
Co dalšího si můžete přečíst v blogu
→
→
→
→
→
Sledujte náš -kanál, abyste nepřišli o další článek! Píšeme maximálně dvakrát týdně a pouze k věci. A také připomínáme, že Cloud4Y může poskytnout bezpečný a spolehlivý vzdálený přístup k obchodním aplikacím a informacím potřebným pro zajištění kontinuity podnikání. Práce na dálku je další překážkou v šíření koronaviru. Podrobnosti u našich manažerů.
Zdroj: habr.com
