Málo kdo ví, že procesorová architektura ARC patří mezi nejrozšířenější architektury vedle ARM, MIPS a x86. Vyvinutá v 80. letech, architektura ARC se používá v různých mikrokontrolerech pro široké spektrum vysoce technologických produktů, přičemž každý rok se na základě ARC vyrábí přibližně zařízení.
Nedávno společnost Synopsys oznámila novou generaci 32- a 64-bitových procesorových jader ARC, která slibují trojnásobné zvýšení výkonu oproti předchůdcům a umožní stavět systémy na čipu s 12 jádry. Tímto způsobem nová jádra umožní Synopsys konkurovat ARM v několika nových oblastech.
„Vestavěné aplikace, jako jsou řadiče pro SSD nebo síťová zařízení, se stávají stále složitějšími, což vyžaduje výrazné zvýšení výkonu při omezené spotřebě energie a velikosti,“ řekl John Koeter, senior vice president pro marketing a strategii v oblasti duševního vlastnictví ve společnosti Synopsys. „S uvedením nové architektury ARCv3 a jader ARC HS5x a HS6x budou vývojáři schopni vyhovět rostoucím požadavkům na výkon svých SoC dnes a v budoucnu.“
Nové rodiny procesorů Synopsys DesignWare ARC zahrnují 32-bitová jádra a 64-bitová jádra . Nově oznámené procesory jsou určeny pro širokou škálu aplikací, jako jsou řadiče pro SSD, síťové řadiče, autopiloty pro vozidla, informačně-zábavní systémy pro automobily a mnoho dalších. Vzhledem k rostoucím požadavkům na objemy operační paměti, 64-bitové ARC HD6x umožní vytvářet systémy s 4,5 PB DRAM, zatímco zařízení založená na ARC HD5x se budou muset omezit na menší objemy. Nicméně skutečné objemy podporované operační paměti budou spíše určovány použitým operačním systémem, zatímco viditelné výhody 64-bitových CPU spočívají v širším potrubí a větším souboru registrů.
Pokud jde o architektury DesignWare ARC HS5x a DesignWare ARC HS6x, podporují sadu příkazů ARCv3, která může být rozšířena o instrukce APEX (ARC Processor EXtensions), pokud by nějakému z klientů bylo potřeba něco specifického. Kromě toho je ARC HS57D vybaven digitálním signálním procesorem ARCv3DSP s podporou 150 instrukcí. Nová jádra mají hloubku pipeline 10 úrovní, mohou vykonávat dvě instrukce na takt a jsou vybavena 128-bitovým modulus pro operace s plovoucí desetinou. Přičemž nejpokročilejší verze jader podporují druhou úroveň cache (L2) o velikosti až 16 MB.
Pokud jde o výkon, Synopsys uvádí 3 DMIPS na MHz v celých počtech a také 5,1 CoreMark na MHz, což je velmi slušné pro miniaturizovaná jádra s minimální spotřebou energie. Takže 3 DMIPS na MHz je více než u poměrně výkonných procesorů , zatímco 5,1 CoreMark na MHz je vyšší než u jakéhokoli
Procesorová jádra Synopsys DesignWare ARC HS5x a HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Sada příkazů | ARCv3 | ||||
| Instrukce APEX | Podporováno | ||||
| Šířka slova | 32 bitů | 64 bitů | |||
| Instrukcí za takt | 2 | ||||
| Délka pipeline | 10 úrovní | ||||
| DSP | — | ARCv3DSP 150 instrukcí | — | — | — |
| Přesnost FPU | FP16, FP32, FP64 | ||||
| Procesorový cluster | 12 jader | ||||
| Zrychlovačů na cluster | 16 zrychlovačů | ||||
| L1 | Cache instrukcí + Cache dat | ||||
| L2 | — | — | 16 MB | — | 16 MB |
| Maximální velikost paměti | 64 GB (závisí na OS) | 4,5 Petabytů | |||
| Frekvence (na t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS na jádro / 3 DMIPS na MHz | ||||
| CoreMark | 9180 CoreMark na jádro / 5,1 CoreMark na MHz | ||||
Jednou z klíčových vlastností nové rodiny DesignWare ARC HS5x a DesignWare ARC HS6x je možnost vytvářet systémy na čipu (SoC) se 12 procesorovými jádry obecného určení a 16 specializovanými zrychlovači. Každé jádro/zrychlovač v takovém procesoru pracuje na vlastní taktovací frekvenci a využívá vlastní napájecí subsystém pro maximalizaci energetické účinnosti. Spolu s novými jádry nabízí Synopsys také intraprocesorové cache koherentní spojení s přenosovou rychlostí 800 GB/s.
Takovéto SoC založené na architektuře ARC nejsou dnes příliš rozšířené, ale vzhledem k perspektivním procesorům pro systémy autonomního řízení, ukládání dat, správu toku dat, více jádrech a různým akcelerátorům se ukážou jako velmi užitečné. To poslední umožní společnosti Synopsys konkurovat jádrům ARM o místo v SoC pro uvedené aplikace, k čemuž dosud nedošlo. Tak výrobci pevných disků Starblaze už projevili zájem o jádra DesignWare ARC HS5x a DesignWare ARC HS6x.
„Vývojáři vysoce výkonných vestavěných řešení se neustále potýkají s novými výzvami k dosažení vysokého výkonu při použití velkých objemů paměti a omezeními v oblasti energetické účinnosti a rozměrů,“ řekl Bruce Cheng, hlavní vědecký pracovník Starblaze. „Možnosti nových 32bitových procesorů ARC HS5x a 64bitových procesorů HS6x od společnosti Synopsys v oblasti více jádrovosti nám umožní dosáhnout nového levelu energetické účinnosti, který momentálně nenabízí jiné procesory na trhu.“
Společnost Synopsys začne nabízet jádra ARC HS56, HS57D, HS58, HS66, HS68, a také jejich vícejádrové verze HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, počínaje třetím čtvrtletím 2020. Kromě toho nabídne balík ARC MetaWare Development Toolkit pro vytváření čipů na základě uvedených jader, a také simulátor a verifier pro testování funkčnosti SoC před jejich realizací v křemíku. Co se týče podpory operačních systémů, budou nová jádra kompatibilní s řadou distribucí Linux, Zephyr, a také různými vlastními OS.
Zdroj: 3dnews.ru
