V architektuře platforem x86 se objevily dva trendy, které se vzájemně doplňují. Podle jedné verze musíme přejít k integraci výpočetních a řídicích zdrojů do jednoho čipu. Druhý přístup podporuje rozdělení odpovědností: procesor je vybaven vysoce výkonnou sběrnicí, která tvoří periferní škálovatelný ekosystém. Tvoří základ topologie systémové logiky Intel C620 pro platformy na vysoké úrovni.
Zásadním rozdílem oproti předchozí čipové sadě Intel C610 je rozšíření komunikačního kanálu mezi procesorem a periferiemi obsaženými v čipu PCH pomocí propojení PCIe spolu s tradiční sběrnicí DMI.
Pojďme se blíže podívat na novinky jižního můstku Intel Lewisburg: jaké evoluční a revoluční přístupy rozšířily jeho pravomoci v komunikaci s procesory?
Evoluční změny v komunikaci CPU-PCH
V rámci evolučního přístupu dostal hlavní komunikační kanál mezi CPU a jižním můstkem, kterým je sběrnice DMI (Direct Media Interface), podporu režimu PCIe x4 Gen3 s výkonem 8.0 GT/S. Dříve se v Intel C610 PCH komunikace mezi procesorem a systémovou logikou prováděla v režimu PCIe x4 Gen 2 při šířce pásma 5.0 GT/S.
Porovnání funkčnosti systémové logiky Intel C610 a C620
Všimněte si, že tento subsystém je mnohem konzervativnější než vestavěné PCIe porty procesoru, obvykle používané pro připojení GPU a NVMe disků, kde se PCIe 3.0 používá již delší dobu a plánuje se přechod na PCI Express Gen4.
Revoluční změny v komunikaci CPU-PCH
Mezi revoluční změny patří přidání nových komunikačních kanálů PCIe CPU-PCH, nazývaných dodatečné uplinky. Fyzicky se jedná o dva PCI Express porty pracující v režimech PCIe x8 Gen3 a PCIe x16 Gen3, oba 8.0 GT/S.
Pro interakci mezi CPU a Intel C620 PCH se používají 3 sběrnice: DMI a dva porty PCI Express
Proč jste potřebovali revidovat stávající komunikační topologii s Intel C620? Za prvé, do PCH lze integrovat až 4 řadiče sítě 10GbE s funkcí RDMA. Za druhé, nová a rychlejší generace koprocesorů Intel QuickAssist Technology (QAT), které poskytují hardwarovou podporu pro kompresi a šifrování, jsou zodpovědné za šifrování síťového provozu a výměny s úložným subsystémem. A konečně „motor inovace“ - , který bude k dispozici pouze výrobcům OEM.
Škálovatelnost a flexibilita
Důležitou vlastností je možnost volitelně zvolit nejen topologii PCH připojení, ale také priority vnitřních zdrojů čipu při přístupu k vysokorychlostním komunikačním kanálům s centrálním procesorem (procesory). Navíc ve speciálním režimu EPO (EndPoint Only Mode) probíhá PCH připojení ve stavu běžného PCI Express zařízení obsahujícího 10 GbE zdroje a Intel QAT. Zároveň je deaktivováno klasické rozhraní DMI a také řada Legacy subsystémů, které jsou na schématu znázorněny černě.
Vnitřní architektura čipu Intel C620 PCH
Teoreticky to umožňuje použít více než jeden čip Intel C620 PCH v systému, škálovat 10 GbE a Intel QAT funkčnost pro splnění požadavků na výkon. Zároveň lze funkce Legacy, které jsou potřeba pouze v jedné kopii, povolit pouze na jednom z instalovaných čipů PCH.
Konečné slovo v designu tedy bude patřit vývojáři platformy, který bude jednat na základě technologických a marketingových faktorů v souladu s umístěním každého konkrétního produktu.
Zdroj: www.habr.com