V lunárním programu Apollo sehrál klíčovou roli digitální počítač Launch Vehicle Digital Computer (LVDC), který poháněl raketu Saturn 5. Jako většina počítačů té doby ukládal data do malých magnetických jader. V tomto článku Cloud4Y mluví o paměťovém modulu LVDC z deluxe Steve Jurvetson.
Tento paměťový modul byl vylepšen v polovině 1960. let. Byla postavena pomocí komponent pro povrchovou montáž, hybridních modulů a flexibilních připojení, díky čemuž byla řádově menší a lehčí než běžná počítačová paměť té doby. Paměťový modul však umožňoval uložit pouze 4096 slov o 26 bitech.
Paměťový modul s magnetickým jádrem. Tento modul ukládá 4K slov o 26 datových bitech a 2 paritních bitech. Se čtyřmi paměťovými moduly o celkové kapacitě 16 384 slov váží 2,3 kg a měří 14 cm × 14 cm × 16 cm.
Přistání na Měsíci začalo 25. května 1961, kdy prezident Kennedy oznámil, že Amerika vyšle člověka na Měsíc do konce desetiletí. K tomu byla použita třístupňová raketa Saturn 5, nejvýkonnější raketa, jaká kdy byla vytvořena. Saturn 5 byl řízen a řízen počítačem (zde o něm) třetí stupeň nosné rakety, počínaje vzletem na oběžnou dráhu Země a poté na cestě k Měsíci. (Kosmická loď Apollo se v tomto okamžiku oddělovala od rakety Saturn V a mise LVDC byla dokončena.)
LVDC je instalován v základním rámu. Na přední straně počítače jsou viditelné kruhové konektory. Použito 8 elektrických konektorů a dva konektory pro kapalinové chlazení
LVDC byl jen jedním z několika počítačů na palubě Apolla. LVDC byl připojen k systému řízení letu, 45 kg analogovému počítači. Palubní počítač Apollo Guidance Computer (AGC) navedl kosmickou loď na měsíční povrch. Velitelský modul obsahoval jedno AGC, zatímco lunární modul obsahoval druhé AGC spolu s navigačním systémem Abort, náhradním nouzovým počítačem.
Na palubě Apolla bylo několik počítačů.
Jednotková logická zařízení (ULD)
LVDC byl vytvořen pomocí zajímavé hybridní technologie zvané ULD, unit load device. Ačkoli vypadaly jako integrované obvody, moduly ULD obsahovaly několik součástek. Používali jednoduché křemíkové čipy, každý s pouze jedním tranzistorem nebo dvěma diodami. Tato pole, spolu s tištěnými silnovrstvými tištěnými rezistory, byly namontovány na keramickém plátku pro implementaci obvodů, jako je logické hradlo. Tyto moduly byly variantou modulů SLT () navržený pro oblíbené počítače řady IBM S/360. IBM začala vyvíjet moduly SLT v roce 1961, ještě předtím, než byly integrované obvody komerčně životaschopné, a do roku 1966 IBM vyráběla přes 100 milionů modulů SLT ročně.
Moduly ULD byly výrazně menší než moduly SLT, jak je vidět na obrázku níže, takže byly vhodnější pro kompaktní vesmírný počítač. Moduly ULD používaly keramické podložky místo kovových kolíků v SLT a měly kovové kontakty na horní straně povrch místo kolíků. Klipy na desce drží modul ULD na místě a jsou připojeny k těmto kolíkům.
Proč IBM použilo SLT moduly místo integrovaných obvodů? Hlavním důvodem bylo, že integrované obvody byly stále v plenkách, protože byly vynalezeny v roce 1959. V roce 1963 měly moduly SLT oproti integrovaným obvodům výhody z hlediska nákladů a výkonu. Moduly SLT však byly často považovány za méně kvalitní než integrované obvody. Jednou z výhod modulů SLT oproti integrovaným obvodům bylo, že rezistory v SLT byly mnohem přesnější než odpory v integrovaných obvodech. Během výroby byly silnovrstvé rezistory v modulech SLT pečlivě otryskány, aby se odstranila odporová vrstva, dokud nedosáhly požadovaného odporu. SLT moduly byly v 1960. letech také levnější než srovnatelné integrované obvody.
LVDC a související zařízení používaly více než 50 různých typů ULD.
Moduly SLT (vlevo) jsou výrazně větší než moduly ULD (vpravo). Velikost ULD je 7,6 mm × 8 mm
Níže uvedená fotografie ukazuje vnitřní součásti modulu ULD. Na levé straně keramické desky jsou vodiče spojené se čtyřmi malými čtvercovými krystaly křemíku. Vypadá jako obvodová deska, ale mějte na paměti, že je mnohem menší než nehet. Černé obdélníky napravo jsou silnovrstvé rezistory vytištěné na spodní straně desky.
ULD, pohled shora a zdola. Jsou vidět krystaly křemíku a rezistory. Zatímco SLT moduly měly odpory na horním povrchu, ULD moduly měly odpory na spodní straně, což zvýšilo hustotu a také cenu.
Níže uvedená fotografie ukazuje křemíkovou matrici z modulu ULD, který implementoval dvě diody. Velikosti jsou nezvykle malé, pro srovnání jsou poblíž krystalky cukru. Krystal měl tři vnější spojení přes měděné kuličky připájené ke třem kruhům. Spodní dva kruhy (anody dvou diod) byly dotovány (tmavší oblasti), zatímco pravý horní kruh byla katoda připojená k základně.
Fotografie dvoudiodového krystalu křemíku vedle krystalů cukru
Jak funguje paměť magnetického jádra
Paměť s magnetickým jádrem byla hlavní formou ukládání dat v počítačích od 1950. let, dokud nebyla v 1970. letech nahrazena pevnými paměťovými zařízeními. Paměť byla vytvořena z malých feritových prstenců nazývaných jádra. Feritové kroužky byly umístěny do pravoúhlé matrice a každým kroužkem procházely dva až čtyři dráty pro čtení a zápis informací. Kroužky umožňovaly uložení jednoho bitu informace. Jádro bylo magnetizováno pomocí proudového impulsu přes dráty procházející feritovým prstencem. Směr magnetizace jednoho jádra bylo možné změnit vysláním impulsu v opačném směru.
Pro přečtení hodnoty jádra proudový impuls uvedl prstenec do stavu 0. Pokud bylo jádro předtím ve stavu 1, měnící se magnetické pole vytvořilo napětí v jednom z drátů procházejících jádry. Ale pokud by jádro bylo již ve stavu 0, magnetické pole by se nezměnilo a snímací vodič by nezvýšil napětí. Takže hodnota bitu v jádře byla přečtena vynulováním a kontrolou napětí na čteném vodiči. Důležitým rysem paměti na magnetických jádrech bylo, že proces čtení feritového prstence zničil jeho hodnotu, takže jádro muselo být „přepsáno“.
Bylo nepohodlné používat pro změnu magnetizace každého jádra samostatný drát, ale v 1950. letech byla vyvinuta feritová paměť, která fungovala na principu koincidence proudů. Čtyřvodičový obvod – X, Y, Sense, Inhibit – se stal samozřejmostí. Technologie využívala speciální vlastnost jader zvanou hystereze: malý proud neovlivňuje feritovou paměť, ale proud nad prahovou hodnotou by jádro zmagnetizoval. Při nabuzení polovičním požadovaným proudem na jednom vedení X a jednom vedení Y, pouze jádro, ve kterém se obě vedení křížila, dostalo dostatek proudu k remagnetizaci, zatímco ostatní jádra zůstala nedotčená.
Takto vypadala paměť IBM 360 Model 50. LVDC a Model 50 používaly stejný typ jádra, známého jako 19-32, protože jejich vnitřní průměr byl 19 mil (0.4826 mm) a jejich vnější průměr byl 32 mil (0,8 mm). Na této fotografii můžete vidět, že každým jádrem procházejí tři dráty, ale LVDC použil čtyři dráty.
Níže uvedená fotografie ukazuje jedno obdélníkové paměťové pole LVDC. 8 Tato matice má 128 X-drátů běžících vertikálně a 64 Y-drátů běžících horizontálně, s jádrem na každém průsečíku. Jediný čtecí vodič prochází všemi jádry paralelně s Y-dráty. Zapisovací vodič a blokovací vodič procházejí všemi jádry paralelně s X vodiči. Dráty se kříží uprostřed matrice; to snižuje indukovaný hluk, protože hluk z jedné poloviny ruší hluk z druhé poloviny.
Jedna LVDC feritová paměťová matice obsahující 8192 bitů. Spojení s ostatními matricemi se provádí pomocí kolíků na vnější straně
Výše uvedená matice měla 8192 prvků, z nichž každý ukládal jeden bit. Pro uložení paměťového slova bylo sečteno několik základních matic, jedna pro každý bit ve slově. Dráty X a Y se proplétaly všemi hlavními matricemi. Každá matice měla samostatný řádek čtení a samostatný řádek blokování zápisu. Paměť LVDC používala zásobník 14 základních matic (níže) s 13bitovou „slabikou“ spolu s paritním bitem.
Zásobník LVDC se skládá ze 14 hlavních matic
Zápis do paměti magnetického jádra vyžadoval další vodiče, takzvané inhibiční linky. Každá matrice měla jednu inhibiční linii procházející všemi jádry v ní. Během procesu zápisu proud prochází čarami X a Y a remagnetizuje vybrané kroužky (jeden na rovinu) do stavu 1, přičemž všechny jedničky ve slově zůstávají. Aby bylo možné zapsat 1 na pozici bitu, linka byla napájena polovičním proudem opačným k lince X. Výsledkem bylo, že jádra zůstala na hodnotě 0. Inhibiční linka tedy nedovolila jádru překlopit 0. Jakékoli požadované slovo lze zapsat do paměti aktivací odpovídajících blokovacích řádků.
LVDC paměťový modul
Jak je paměťový modul LVDC fyzicky konstruován? Uprostřed paměťového modulu je zásobník 14 feromagnetických paměťových polí, jak bylo uvedeno výše. Je obklopen několika deskami s obvody pro řízení vodičů X a Y a blokovacích linek, bitových čtecích linek, detekce chyb a generování nezbytných hodinových signálů.
Obecně platí, že většina obvodů souvisejících s pamětí je v logice počítače LVDC, nikoli v samotném paměťovém modulu. Počítačová logika obsahuje zejména registry pro ukládání adres a datových slov a převod mezi sériovým a paralelním. Obsahuje také obvody pro čtení z načtených bitových řádků, kontrolu chyb a taktování.
Paměťový modul zobrazující klíčové komponenty. MIB (Multilayer Interconnection Board) je 12vrstvá deska s plošnými spoji
deska ovladače paměti Y
Slovo v základní paměti je vybráno průchodem příslušných X a Y řádků skrz zásobník hlavní desky. Začněme popisem obvodu ovladače Y a toho, jak generuje signál prostřednictvím jednoho z 64 vedení Y. Namísto 64 samostatných obvodů ovladačů modul snižuje počet obvodů použitím 8 "vysokých" ovladačů a 8 "nízkých" ovladačů. Jsou zapojeny v konfiguraci "matice", takže každá kombinace vysokých a nízkých ovladačů vybírá různé řady. 8 „vysokých“ a 8 „nízkých“ ovladačů tedy volí jednu z 64 (8 × 8) Y-řad.
Deska ovladače Y (přední) řídí výběrové čáry Y ve stohu desek
Na fotografii níže můžete vidět některé moduly ULD (bílé) a dvojici tranzistorů (zlaté), které pohánějí linky výběru Y. Modul „EI“ je srdcem budiče: dodává pulz konstantního napětí (E ) nebo prochází linií výběru konstantní proudový impuls (I). Volba vedení je řízena aktivací EI modulu v napěťovém režimu na jednom konci vedení a EI modulu v proudovém režimu na druhém konci. Výsledkem je pulz se správným napětím a proudem, dostatečným k remagnetizaci jádra. K převrácení je potřeba hodně hybnosti; napěťový impuls je pevně nastaven na 17 voltů a proud se pohybuje od 180 mA do 260 mA v závislosti na teplotě.
Makro fotografie desky ovladače Y zobrazující šest modulů ULD a šest párů tranzistorů. Každý modul ULD je označen číslem dílu IBM, typem modulu (například „EI“) a kódem, jehož význam není znám.
Deska je také vybavena moduly hlídání chyb (ED), které detekují, když je současně aktivováno více než jedna volicí linka Y. Modul ED využívá jednoduché semianalogové řešení: sčítá vstupní napětí pomocí sítě odporů. Pokud je výsledné napětí nad prahovou hodnotou, klíč se spustí.
Pod deskou ovladače je pole diod obsahující 256 diod a 64 odporů. Tato matice převádí 8 horních a 8 spodních párů signálů z desky ovladače na 64 spojení Y-line, která procházejí hlavním svazkem desek. Ohebné kabely v horní a spodní části desky spojují desku s diodovým polem. Dva flex kabely vlevo (na fotografii nejsou vidět) a dvě přípojnice vpravo (jedna viditelná) spojují matrici diod s polem jader. Flex kabel viditelný vlevo spojuje Y-board se zbytkem počítače přes I/O desku, zatímco malý flex kabel vpravo dole se připojuje k desce generátoru hodin.
Deska ovladače paměti X
Uspořádání pro řízení vedení X je stejné jako u schématu Y, kromě toho, že je zde 128 linek X a 64 linek Y. Protože je zde dvakrát tolik vodičů X, má modul pod sebou druhou desku ovladače X. Přestože desky X a Y mají stejné komponenty, kabeláž je odlišná.
Tato deska a ta pod ní řídí X vybraných řad ve stohu základních desek
Níže uvedená fotografie ukazuje, že některé komponenty byly na desce poškozeny. Jeden z tranzistorů je posunutý, modul ULD je rozlomený napůl a druhý je odlomený. Kabeláž je vidět na rozbitém modulu spolu s jedním z drobných krystalů křemíku (vpravo). Na této fotografii jsou také vidět stopy svislých a vodorovných vodivých drah na 12vrstvé desce plošných spojů.
Detailní záběr na poškozenou část desky
Pod deskami X ovladačů je matice diod X obsahující 288 diod a 128 rezistorů. Pole X diod používá jinou topologii než deska diod Y, aby se zabránilo zdvojnásobení počtu součástek. Stejně jako Y-diodová deska obsahuje tato deska součástky namontované vertikálně mezi dvě desky plošných spojů. Tato metoda se nazývá "kordwood" a umožňuje, aby součásti byly těsně zabaleny.
Makrofotografie X diodového pole zobrazující vertikálně namontované cordwood diody mezi 2 deskami s plošnými spoji. Dvě desky X driverů jsou umístěny nad diodovou deskou a jsou od nich odděleny polyuretanovou pěnou. Upozorňujeme, že desky plošných spojů jsou velmi blízko u sebe.
Paměťové zesilovače
Níže uvedená fotografie ukazuje desku čtecího zesilovače. Má 7 kanálů pro čtení 7 bitů z paměťového zásobníku; identická deska níže zvládá dalších 7 bitů, celkem tedy 14 bitů. Účelem snímacího zesilovače je detekovat malý signál (20 milivoltů) generovaný remagnetizovatelným jádrem a převést jej na 1bitový výstup. Každý kanál se skládá z diferenciálního zesilovače a vyrovnávací paměti, za nimiž následuje diferenciální transformátor a výstupní svorka. Vlevo se k paměťovému zásobníku připojuje 28vodičový ohebný kabel, který vede dva konce každého snímacího drátu k obvodu zesilovače, počínaje modulem MSA-1 (Memory Sense Amplifier). Jednotlivé součástky jsou rezistory (hnědé válečky), kondenzátory (červené), transformátory (černé) a tranzistory (zlaté). Datové bity opouštějí desky snímacího zesilovače přes flexibilní kabel vpravo.
Deska čtecího zesilovače v horní části paměťového modulu. Tato deska zesiluje signály ze snímacích vodičů a vytváří výstupní bity
Write Inhibit Line Driver
Inhibiční ovladače se používají k zápisu do paměti a jsou umístěny na spodní straně hlavního modulu. Existuje 14 blokovacích linií, jedna pro každou matici v zásobníku. Pro zápis bitu 0 se aktivuje odpovídající ovladač zámku a proud přes blokovací linku zabrání přepnutí jádra na 1. Každá linka je buzena modulem ID-1 a ID-2 (ovladač linky zamezující zápisu) a párem tranzistorů. Přesné 20,8 ohmové odpory v horní a spodní části desky regulují blokovací proud. 14vodičový ohebný kabel na pravé straně spojuje ovladače se 14 blokovacími vodiči ve svazku základních desek.
Inhibiční deska ve spodní části paměťového modulu. Tato deska generuje 14 blokovacích signálů používaných během nahrávání
Paměť ovladače hodin
Ovladač hodin je dvojice desek, které generují hodinové signály pro paměťový modul. Jakmile počítač zahájí operaci paměti, různé hodinové signály používané paměťovým modulem jsou generovány asynchronně ovladačem hodin modulu. Desky pohonu hodin jsou umístěny ve spodní části modulu, mezi zásobníkem a blokovací deskou, takže desky jsou špatně vidět.
Desky ovladače hodin jsou pod zásobníkem hlavní paměti, ale nad deskou zámku
Komponenty modré desky na fotografii výše jsou víceotáčkové potenciometry, pravděpodobně pro nastavení časování nebo napětí. Na deskách jsou také vidět rezistory a kondenzátory. Diagram ukazuje několik modulů MCD (Memory Clock Driver), ale na deskách nejsou vidět žádné moduly. Těžko říct, zda je to způsobeno omezenou viditelností, změnou obvodu nebo přítomností jiné desky s těmito moduly.
Paměťový I/O panel
Poslední deskou paměťového modulu je I/O deska, která distribuuje signály mezi deskami paměťových modulů a zbytkem počítače LVDC. Zelený 98kolíkový konektor ve spodní části se připojuje k šasi paměti LVDC a poskytuje signály a napájení z počítače. Většina plastových konektorů je rozbitá, proto jsou kontakty viditelné. K tomuto konektoru je rozvodná deska připojena dvěma 49pinovými ohebnými kabely ve spodní části (viditelný je pouze přední kabel). Další flex kabely distribuují signály na X Driver Board (vlevo), Y Driver Board (vpravo), Sense Amplifier Board (nahoře) a Inhibit Board (dole). 20 kondenzátorů na desce filtruje energii dodávanou do paměťového modulu.
I/O deska mezi paměťovým modulem a zbytkem počítače. Zelený konektor ve spodní části se připojuje k počítači a tyto signály jsou vedeny plochými kabely do dalších částí paměťového modulu
Výkon
Hlavní paměťový modul LVDC poskytoval kompaktní a spolehlivé úložiště. Do spodní poloviny počítače lze umístit až 8 paměťových modulů. To umožnilo počítači uložit 32 26bitová slova nebo 16 kiloslov v redundantním vysoce spolehlivém "duplexním" režimu.
Jednou zajímavou vlastností LVDC bylo, že paměťové moduly bylo možné zrcadlit kvůli spolehlivosti. V „duplexním“ režimu bylo každé slovo uloženo ve dvou paměťových modulech. Pokud došlo k chybě v jednom modulu, bylo možné správné slovo získat z jiného modulu. I když to zajistilo spolehlivost, snížilo to nároky na paměť na polovinu. Alternativně lze paměťové moduly používat v „simplexním“ režimu, přičemž každé slovo je uloženo jednou.
LVDC pojme až osm paměťových modulů CPU
Paměťový modul s magnetickým jádrem poskytuje vizuální znázornění doby, kdy úložiště o velikosti 8 KB vyžadovalo modul o hmotnosti 5 liber (2,3 kg). Tato vzpomínka však byla na svou dobu velmi dokonalá. Taková zařízení se přestala používat v 1970. letech s příchodem polovodičových DRAM.
Obsah paměti RAM je zachován i po vypnutí napájení, takže je pravděpodobné, že modul stále ukládá software z doby posledního použití počítače. Ano, ano, i o desítky let později tam můžete najít něco zajímavého. Bylo by zajímavé pokusit se tato data obnovit, ale poškozené obvody způsobují problém, takže obsah pravděpodobně nebude možné z paměťového modulu získat až za další desetiletí.
Co dalšího si můžete přečíst na blogu?
→
→
→
→
→
Přihlaste se k odběru -kanál, aby vám neunikl další článek! Píšeme maximálně dvakrát týdně a pouze služebně. Připomínáme také, že Cloud4Y může poskytnout bezpečný a spolehlivý vzdálený přístup k podnikovým aplikacím a informacím nezbytným pro kontinuitu podnikání. Práce na dálku je další překážkou šíření koronaviru. Podrobnosti jsou od našich manažerů.
Zdroj: www.habr.com