Vydání Coreboot 4.22

Byl vydán projekt CoreBoot 4.22, v jehož rámci se vyvíjí svobodná alternativa k proprietárním firmwarům a BIOSu. Kód projektu je distribuován pod licencí GPLv2. Na vytvoření nové verze se podílelo 135 vývojářů, kteří připravili 977 změn. Je uvedeno, že od následující verze projekt přejde na novou schématiku pojmenovávání verzí, která bude používat datové vázání (rok.měsíc.aktualizace), například v únoru 2024 místo verze 4.23 bude vydána verze 24.02.00.

Hlavní změny:

• Byla přidána počáteční implementace platformy AMD openSIL (Open-Source Silicon Initialization Library), která vyvíjí komponenty na usnadnění vytváření firmwarů.
• Byla přidána podpora 17 základních desek. 11 přidaných desek se používá na zařízeních s Chrome OS nebo na serverech Google. Desky, které nejsou spojeny s Googlem:
  • AMD Onyx
  • Intel Meteorlake-P RVP
  • Purism Librem 11
  • Purism Librem L1UM v2
  • Siemens FA EHL
  • Supermicro X11SSW-F
• Byla přidána podpora SoC AMD Genoa.
• Na architektuře x86 na fázích před inicializací paměti byla implementována podpora sekce „.data“, která umožňuje používat definice globálních proměnných v kódu v jazyce C. Na fázi bootblock se data připojují hned za kód a poté se ukládají do cache, s využitím konceptu Cache-As-RAM (VMA).
• Pro systémy x86 na fázi ramstage a na fázích před inicializací paměti byla implementována podpora cache pro souborový systém CBFS, který se používá k umístění komponent Coreboot na Flash. Cache CBFS umožňuje rozbalování souborů CBFS za použití funkce cbfs_map() bez rezervace pro soubor zvláštní oblasti paměti. Pro nastavení velikosti cache jsou nabízeny parametry PRERAM_CBFS_CACHE_SIZE a RAMSTAGE_CBFS_CACHE_SIZE.
• Byla přidána možnost integrovat romstage do bootblocku. Dodání romstage jako součásti bootblocku umožňuje zkrátit velikost kódu o 10-20 tisíc řádků. Situace, ve kterých může být vyžadováno oddělené dodání romstage, zahrnují konfigurace s vboot nebo fallback režimem, stejně jako zařízení s omezenou velikostí bootblocku (Intel APL 32K) nebo příliš pomalým bootovacím médiem (některé ARM SoC).
• Do gfx byl přidán API pro určení přítomnosti externího displeje na zařízeních s čipy Intel.
• V pci_rom byla implementována možnost přidání kontrolního součtu pro VBIOS při vyplňování tabulky VFCT. Takový kontrolní součet kontrolují některé ovladače AMD pro Windows.
• Byly přidány změny, které umožňují spouštění Windows na některých zařízeních Chromebook s Coreboot.
• Byla implementována generace tabulky ACPI pro zařízení založená na architektuře ARM64.
• Byla vylepšena kompatibilita se specifikacemi ACPI.
• Nastavení MRC (Memory Reference Code) pro desky SNB+MRC byla přesunuta do struktury DeviceTree.
• Byly aktualizovány komponenty payload na bázi U-Boot a edk2.
• Byl aktualizován používaný nástrojový software: GMP 6.3.0, binutils 2.41 a MPFR 4.2.1.
• Hlavní větev v Git repozitáři byla přejmenována z "master" na "main".

Zdroj: opennet.ru