Na dlouhou dobu , že z 3nm procesní technologie se tranzistory přesunou z vertikálních „fin“ kanálů FinFET do horizontálních nanostránkových kanálů zcela obklopených hradly nebo GAA (gate-all-around). Francouzský institut CEA-Leti dnes ukázal, jak lze procesy výroby tranzistorů FinFET využít k výrobě víceúrovňových tranzistorů GAA. A zachování kontinuity technických procesů je spolehlivým základem pro rychlou transformaci.
Specialisté CEA-Leti pro sympozium VLSI Technology & Circuits 2020 o výrobě sedmistupňového GAA tranzistoru (speciálně díky pandemii koronaviru, díky které se dokumenty prezentací konečně začaly objevovat promptně a ne měsíce po konferencích). Francouzští vědci prokázali, že dokážou vyrobit GAA tranzistory s kanály v podobě celé „hromady“ nanostránek pomocí široce používané technologie takzvaného RMG procesu (náhradní kovová brána nebo v ruštině náhradní (dočasný) kov). brána). Svého času byl technický proces RMG uzpůsoben pro výrobu FinFET tranzistorů a jak vidíme, lze jej rozšířit na výrobu GAA tranzistorů s víceúrovňovým uspořádáním nanostránkových kanálů.
Samsung, pokud víme, se zahájením výroby 3nm čipů plánuje vyrábět dvouúrovňové GAA tranzistory se dvěma plochými kanály (nanostránkami) umístěnými nad sebou, obklopenými ze všech stran bránou. Specialisté CEA-Leti ukázali, že je možné vyrábět tranzistory se sedmi kanály nanostránek a současně nastavit kanály na požadovanou šířku. Například experimentální GAA tranzistor se sedmi kanály byl uveden na trh ve verzích o šířkách od 15 nm do 85 nm. Je jasné, že to umožňuje nastavit přesné charakteristiky pro tranzistory a zaručit jejich opakovatelnost (snížit rozptyl parametrů).
Podle Francouzů platí, že čím více úrovní kanálů v tranzistoru GAA, tím větší efektivní šířka celého kanálu, a tudíž lepší ovladatelnost tranzistoru. Ve vícevrstvé struktuře je také menší svodový proud. Například sedmiúrovňový tranzistor GAA má třikrát menší svodový proud než dvouúrovňový (relativně jako Samsung GAA). No, průmysl konečně našel cestu nahoru a odklonil se od horizontálního umístění prvků na čipu k vertikálnímu. Zdá se, že mikroobvody nebudou muset zvětšovat plochu krystalů, aby byly ještě rychlejší, výkonnější a energeticky účinnější.
Zdroj: 3dnews.ru