Projekt Libre-SOC, který vyvíjí otevřený čip s hybridní architekturou ve stylu CDC 6600, ve kterém pro snížení velikosti a složitosti čipu nejsou instrukce CPU, VPU a GPU odděleny a nabízeny v jednom ISA , dospěla do fáze předání prvního zkušebního vzorku do výroby. Projekt byl původně vyvíjen pod názvem Libre RISC-V, ale byl přejmenován na Libre-SOC po rozhodnutí nahradit RISC-V architekturou instrukční sady OpenPOWER 3.0 (ISA).
Cílem projektu je vytvořit kompletní, zcela otevřený a bezplatný systém na čipu (SoC), který lze použít v jednodeskových počítačích, netboocích a různých přenosných zařízeních. Kromě instrukcí specifických pro CPU a obecných registrů poskytuje Libre-SOC možnosti provádět vektorové operace a specializované výpočty typické pro VPU a GPU v jediném funkčním bloku procesoru. Čip využívá architekturu instrukční sady OpenPOWER, rozšíření Simple-V s instrukcemi pro vektorizaci a paralelní zpracování dat a také specializované instrukce pro převod ARGB a běžné 3D operace.
Pokyny GPU jsou zaměřeny na použití s grafickým API Vulkan a VPU na urychlení převodu a dekódování YUV-RGB MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, formáty Vorbis a Opus. Vyvíjí se bezplatný ovladač pro Mesa, který využívá schopnosti Libre-SOC k poskytování hardwarově akcelerované softwarové implementace grafického API Vulkan. Například shadery Vulkan lze přeložit pomocí enginu JIT a spustit pomocí specializovaných instrukcí dostupných v Libre-SOC.
V dalším testovacím prototypu plánují implementovat rozšíření SVP64 (Variable-length Vectorisation), které umožní použít Libre-SOC jako vektorový procesor (kromě 32 64bitových registrů pro všeobecné použití bude k dispozici 128 registrů pro vektorové výpočty). První prototyp obsahuje pouze jedno jádro běžící na 300 MHz, ale do dvou let se plánuje vydání 4jádrové verze, poté 8jádrové a v dlouhodobém horizontu 64jádrové verze.
První várku čipu vyrobí TSMC pomocí 180nm procesní technologie. Veškerý vývoj projektu je distribuován pod bezplatnými licencemi, včetně souborů ve formátu GDS-II s popisem kompletní topologie čipu, postačující pro zahájení vlastní výroby. Libre-SOC bude prvním zcela nezávislým čipem založeným na architektuře Power, který nevyrábí IBM. Při vývoji byl použit jazyk pro popis hardwaru nMigen (HDL založený na Pythonu, bez použití VHDL a Verilog), standardní knihovny buněk FlexLib z projektu Chips4Makers a bezplatná sada nástrojů Coriolis2 VLSI pro převod z HDL na GDS-II.
Vývoj Libre-SOC byl financován nadací NLnet, která vyčlenila 400 tisíc eur na vytvoření zcela otevřeného čipu v rámci programu na vytvoření ověřitelných a důvěryhodných základních technických řešení. Čip má velikost 5.5x5.9 mm a obsahuje 130 tisíc logických hradel. Skládá se ze čtyř 4KB modulů SRAM a jednotky 300 MHz s fázovou smyčkou (PLL).
Zdroj: opennet.ru