Ve světle blížící se bariéry ve výrobě čipů, kterou je nemožnost dalšího downscalingu technických procesů, se dostává do popředí vícečipové balení krystalů. Výkon budoucích procesorů se bude měřit podle složitosti, nebo ještě lépe, složitosti řešení. Čím více funkcí je přiřazeno malému procesorovému čipu, tím výkonnější a efektivnější bude celá platforma. Samotný procesor bude v tomto případě platformou masy heterogenních krystalů propojených vysokorychlostní sběrnicí, která nebude o nic horší (z hlediska rychlosti a spotřeby), než kdyby se jednalo o jeden monolitický krystal. Jinými slovy, procesor se stane jak základní deskou, tak sadou rozšiřujících karet včetně paměti, periferií a tak dále.
Intel již předvedl implementaci dvou proprietárních technologií pro prostorové balení odlišných krystalů v jednom balení. Jedná se o EMIB a
Intel samozřejmě nezůstane jen u toho a bude i nadále aktivně vyvíjet technologie pro progresivní balení čipů. Konkurenti dělají totéž. Jak
Nedávno na konferenci SEMICON West zase Intel
První ze tří nových technologií pro prostorové balení chipletů je Co-EMIB. Jedná se o kombinaci levné technologie EMIB můstkového rozhraní s čiplety Foveros. Vícečipové návrhy Foveros lze propojit horizontálními spoji EMIB do komplexních systémů bez obětování propustnosti nebo výkonu. Intel tvrdí, že latence a propustnost všech vícevrstvých rozhraní nebude horší než u monolitického čipu. Ve skutečnosti díky extrémní hustotě heterogenních krystalů bude celkový výkon a energetická účinnost řešení a rozhraní ještě vyšší než v případě monolitického řešení.
Poprvé by mohla být technologie Co-EMIB použita k výrobě hybridních procesorů Intel pro superpočítač Aurora, jehož dodání se očekává koncem roku 2021 (společný projekt Intel a Cray). Prototypový procesor byl na veletrhu SEMICON West předveden jako stoh 18 malých matric na jedné velké matrici (Foveros), z nichž dvojice byla horizontálně propojena propojením EMIB.
Druhá ze tří nových technologií prostorového balení čipů Intel se nazývá Omni-Directional Interconnect (ODI). Tato technologie není nic jiného než použití rozhraní EMIB a Foveros pro horizontální a vertikální elektrické připojení krystalů. Samostatnou položkou ODI byl fakt, že společnost implementovala napájení pro chiplety v stacku pomocí vertikálních TSV připojení. Tento přístup umožní efektivně distribuovat potraviny. Současně je výrazně snížen odpor 70μm kanálů TSV pro napájení, což sníží počet kanálů potřebných pro napájení a uvolní plochu na čipu například pro tranzistory.
Nakonec Intel nazval rozhraní čip-to-chip MDIO třetí technologií pro prostorové balení. Jedná se o Advanced Interface Bus (AIB) ve formě fyzické vrstvy pro mezičipovou výměnu signálu. Přísně vzato se jedná o druhou generaci sběrnice AIB, kterou Intel vyvíjí pro DARPA. První generace AIB byla představena v roce 2017 se schopností přenášet data přes každý kontakt rychlostí 2 Gbit/s. Sběrnice MDIO zajistí výměnu rychlostí 5,4 Gbit/s. Tento spoj se stane konkurencí autobusu TSMC LIPINCON. Přenosová rychlost LIPINCON je vyšší – 8 Gbit/s, ale Intel MDIO má vyšší hustotu GB/s na milimetr: 200 oproti 67, takže Intel tvrdí, že vývoj není o nic horší než u jeho konkurenta.
Zdroj: 3dnews.ru