Jak víte, kurátor rozhraní PCI Express, meziodvětvová skupina PCI-SIG, spěchá, aby vykompenzoval dlouhé zpoždění při uvedení nové verze sběrnice PCI Express využívající specifikace verze 5.0 na trh. Tímto byla schválena finální verze specifikací PCIe 5.0 , a již v novém roce by se na trhu měla objevit zařízení s podporou aktualizované sběrnice. Připomeňme, že ve srovnání s PCIe 4.0 se přenosová rychlost přes linku PCIe 5.0 zdvojnásobí na 32 gigatransakcí za sekundu (32 GT/s).
Specifikace jsou specifikace, ale pro praktickou implementaci nového rozhraní je zapotřebí funkční křemík a bloky pro licencování pro vývojáře ovladačů třetích stran. Jedno takové rozhodnutí včera a dnes na konferenci v Taipei Astera Labs, Synopsys a Intel. Tvrdí se, že jde o první komplexní řešení na klíč pro výrobu a licencování.
Platforma zobrazená na Tchaj-wanu používá prototypový čip Intel, řadič Synopsys DesignWare a licencovanou fyzickou vrstvu PCIe 5.0 společnosti, stejně jako retimery od Astera Labs. Retimery jsou čipy, které obnovují integritu hodin v případě rušení nebo v případě slabého signálu.
Jak jste pochopili, jak se rychlost přenosu dat na jedné lince zvyšuje, integrita signálu má tendenci k nule, jak se komunikační linky prodlužují. Například podle specifikací pro linku PCIe 4.0 je dosah přenosu bez použití konektorů na lince pouze 30 cm, u linky PCIe 5.0 bude tato vzdálenost ještě kratší a i na takovou vzdálenost musí být retimery součástí obvodu regulátoru. Astera Labs se podařilo vyvinout takové retimery, které mohou pracovat jak v rozhraní PCIe 4.0, tak jako součást rozhraní PCIe 5.0, což bylo na konferenci předvedeno.
Zdroj: 3dnews.ru