Mae Google, mewn cydweithrediad â chwmnïau gweithgynhyrchu SkyWater Technology ac Efabless, wedi lansio menter sy'n caniatáu i ddatblygwyr caledwedd agored wneud y sglodion y maent yn eu datblygu am ddim. Nod y fenter yw ysgogi datblygiad caledwedd agored, lleihau costau datblygu prosiectau agored a symleiddio rhyngweithio â gweithfeydd gweithgynhyrchu. Diolch i'r fenter, gall unrhyw un ddechrau datblygu eu sglodion arferiad eu hunain heb ofni costau uchel cynhyrchu prototeipiau cychwynnol. Mae'r holl gostau cynhyrchu, pecynnu a chludo yn cael eu talu gan Google.
Gellir cyflwyno ceisiadau i gael eu cynnwys yn y rhaglen gynhyrchu am ddim unwaith bob dau fis. Bydd y slot agosaf ar gau ar Fehefin 8, a bydd y sglodion a lwyddodd i fynd i mewn iddo yn barod ar Awst 30 ac yn cael ei anfon at yr awduron ar Hydref 18. O'r ceisiadau a gyflwynwyd, dewisir 40 o brosiectau (os yw'r ceisiadau a gyflwynwyd yn llai na 40, yna bydd pawb sydd wedi pasio'r gwiriad cywirdeb yn cael eu cynhyrchu). Yn seiliedig ar y canlyniadau cynhyrchu, bydd y datblygwr yn derbyn 50 sglodion a 5 bwrdd gyda sglodion wedi'u gosod.
Derbynnir ceisiadau gan brosiectau a ddosberthir yn llawn o dan drwyddedau agored yn unig, heb eu llyffetheirio gan gytundebau peidio â datgelu (NDAs) ac nad ydynt yn cyfyngu ar gwmpas defnydd eu cynhyrchion. Rhaid cyflwyno data ar gyfer cynhyrchu ar ffurf GDSII, pasio'r set brawf a ddarperir a chael ei atgynhyrchu o'r ffeiliau dylunio ffynhonnell (h.y., cyflwyno prosiect ffynhonnell agored, ond ni fyddwch yn gallu cyflwyno dyluniad perchnogol i'w gynhyrchu).
Er mwyn symleiddio datblygiad sglodion agored, mae'r offer ffynhonnell agored canlynol ar gael:
- SkyWater PDK (Process Design Kit), pecyn cymorth sy'n disgrifio'r broses dechnegol 130nm (SKY130) a ddefnyddir yn ffatri SkyWater ac sy'n eich galluogi i baratoi'r ffeiliau dylunio sy'n angenrheidiol ar gyfer cynhyrchu microcircuits.
- Set o gydrannau yw OpenLane ar gyfer trosi awtomataidd dyluniad cylched RTL o sglodion cais-benodol (ASICs) i'r fformat GDSII a ddefnyddir mewn ffatrïoedd sglodion.
- Mae XLS (Synthesis HW Cyflymedig) yn becyn cymorth ar gyfer syntheseiddio ffeiliau dylunio â chaledwedd sglodion sy'n cyfateb i'r disgrifiad lefel uchel a ddarperir o'r swyddogaeth ofynnol, wedi'i ddylunio yn null datblygu meddalwedd.
- Set o reolau ar gyfer system cynulliad Bazel gyda chefnogaeth ar gyfer offer agored (Yosys, Verilator, OpenROAD) ar gyfer gweithio gydag ieithoedd disgrifio caledwedd (Verilog, VHDL, Chisel, nMigen).
- Mae OpenROAD yn fframwaith ar gyfer awtomeiddio'r broses o ddatblygu microcircuits ffynhonnell agored.
- Mae Verible yn set o offer ar gyfer datblygu yn yr iaith Verilog, gan gynnwys parser, system fformatio arddull a linter.
Ffynhonnell: opennet.ru