Menter FPGA Ffynhonnell Agored

Cyhoeddodd sefydlu sefydliad dielw newydd, Sefydliad FPGA Ffynhonnell Agored (OSFPGA), gyda'r nod o ddatblygu, hyrwyddo a chreu amgylchedd ar gyfer datblygu ar y cyd atebion caledwedd a meddalwedd agored sy'n gysylltiedig â defnyddio arae giât rhaglenadwy maes ( FPGA) cylchedau integredig sy'n caniatáu gwaith rhesymeg ailragladwy ar ôl gweithgynhyrchu sglodion. Gweithrediadau deuaidd allweddol (AND, NAND, NEU, NOR ac XOR) mewn sglodion o'r fath yn cael eu gweithredu gan ddefnyddio adwyon rhesymeg (switsys) sydd â mewnbynnau lluosog ac un allbwn, ffurfweddiad y cysylltiadau rhwng y gellir ei newid gan feddalwedd.

Mae aelodau sefydlu OSFPGA yn cynnwys rhai ymchwilwyr technoleg FPGA amlwg o gwmnïau a phrosiectau fel EPFL, QuickLogic, Zero ASIC, a GSG Group. O dan nawdd y sefydliad newydd, bydd set o offer agored a rhad ac am ddim yn cael eu datblygu ar gyfer prototeipio cyflym yn seiliedig ar sglodion FPGA a chefnogaeth ar gyfer awtomeiddio dylunio electronig (EDA). Bydd y sefydliad hefyd yn goruchwylio datblygiad safonau agored sy'n ymwneud â FPGAs ar y cyd, gan ddarparu fforwm niwtral i gwmnïau rannu profiadau a thechnolegau.

Disgwylir y bydd OSFPGA yn galluogi cwmnïau sglodion i ddileu rhai o'r prosesau peirianneg sy'n gysylltiedig â chynhyrchu FPGAs, darparu pentwr meddalwedd FPGA parod, pwrpasol i ddatblygwyr defnyddwyr terfynol, a galluogi cydweithredu i greu pensaernïaeth newydd o ansawdd uchel. Nodir y bydd yr offer agored a ddarperir gan OSFPGA yn cael eu cynnal i'r lefel uchaf o ansawdd, gan fodloni neu ragori ar safonau'r diwydiant.

Prif nodau Sefydliad FPGA Ffynhonnell Agored yw:

  • Darparu adnoddau a seilwaith i ddatblygu set o offer yn ymwneud â chaledwedd a meddalwedd FPGA.
  • Hyrwyddo'r defnydd o'r offer hyn trwy ddigwyddiadau amrywiol.
  • Darparu cefnogaeth, datblygiad a didwylledd offer ar gyfer ymchwilio i bensaernïaeth FPGA uwch, yn ogystal â datblygiadau meddalwedd a chaledwedd cysylltiedig.
  • Cynnal catalog o bensaernïaeth FPGA sydd ar gael yn gyhoeddus, technolegau dylunio, a dyluniadau bwrdd sy'n deillio o gyhoeddiadau a datgeliadau patent sydd wedi dod i ben.
  • Paratoi a darparu mynediad at ddeunyddiau hyfforddi i helpu i adeiladu cymuned o ddatblygwyr â diddordeb.
  • Symleiddio cydweithrediad â gweithgynhyrchwyr sglodion i leihau cost ac amser i brofi a dilysu pensaernïaeth a chaledwedd FPGA newydd.

Offer ffynhonnell agored cysylltiedig:

  • Mae OpenFPGA yn becyn Awtomeiddio Dylunio Electronig (EDA) ar gyfer FPGAs sy'n cefnogi cynhyrchu caledwedd yn seiliedig ar ddisgrifiadau Verilog.
  • Mae 1st CLaaS yn fframwaith sy'n eich galluogi i ddefnyddio FPGAs i greu cyflymyddion caledwedd ar gyfer cymwysiadau gwe a chymylau.
  • Pecyn cymorth yw Verilog-to-Routing (VTR) sy'n eich galluogi i greu ffurfweddiad y FPGA a ddewiswyd yn seiliedig ar ddisgrifiad yn yr iaith Verilog.
  • Mae Symbiflow yn becyn cymorth ar gyfer datblygu atebion yn seiliedig ar Xilinx 7, Lattice ICE40, Lattice ECP5 a QuickLogic EOS S3 FPGAs.
  • Mae Yosys yn fframwaith synthesis Verilog RTL ar gyfer cymwysiadau cyffredin.
  • Mae EPFL yn gasgliad o lyfrgelloedd ar gyfer datblygu cymwysiadau synthesis rhesymeg.
  • Mae LSOracle yn ychwanegiad i lyfrgelloedd EPFL ar gyfer optimeiddio canlyniadau synthesis rhesymeg.
  • Pecyn cymorth Python yw Edalize ar gyfer rhyngweithio â systemau awtomeiddio dylunio electronig (EDA) a chynhyrchu ffeiliau prosiect ar eu cyfer.
  • Mae GHDL yn gasglwr, dadansoddwr, efelychydd a syntheseisydd ar gyfer iaith disgrifio caledwedd VHDL.
  • Mae VerilogCreator yn ategyn ar gyfer QtCreator sy'n troi'r cymhwysiad hwn yn amgylchedd datblygu yn Verilog 2005.
  • Mae FuseSoC yn rheolwr pecyn ar gyfer cod HDL (Iaith Disgrifiad Caledwedd) a chyfleustodau tynnu cydosod ar gyfer FPGA/ASIC.
  • Mae SOFA (Skywater Open-source FPGA) yn set o FPGA IP agored (Eiddo Deallusol) a grëwyd gan ddefnyddio Skywater PDK a fframwaith OpenFPGA.
  • Mae openFPGALoader yn gyfleustodau ar gyfer rhaglennu FPGAs.
  • LiteDRAM - Craidd IP arferol ar gyfer FPGA gyda gweithrediad DRAM.

Yn ogystal, gallwn nodi'r prosiect Main_MiSTer, sy'n caniatáu defnyddio bwrdd DE10-Nano FPGA wedi'i gysylltu â theledu neu fonitor i efelychu offer hen gonsolau gêm a chyfrifiaduron clasurol. Yn wahanol i redeg efelychwyr, mae defnyddio FPGA yn ei gwneud hi'n bosibl ail-greu'r amgylchedd caledwedd gwreiddiol lle gallwch chi redeg delweddau system bresennol a chymwysiadau ar gyfer platfformau caledwedd hŷn.

Ffynhonnell: opennet.ru

Ychwanegu sylw