Y bore yma yn Seoul, De Korea, cynhaliodd Intel ddigwyddiad “Diwrnod Cof a Storio 2019” sy'n ymroddedig i gynlluniau yn y dyfodol yn y farchnad gyriant cof a chyflwr solet. Yno, siaradodd cynrychiolwyr y cwmni am fodelau Optane yn y dyfodol, cynnydd wrth ddatblygu PLC NAND (Cell Lefel Penta) pum-did a thechnolegau addawol eraill y mae'n bwriadu eu hyrwyddo dros y blynyddoedd i ddod. Siaradodd Intel hefyd am ei awydd i gyflwyno RAM nad yw'n anweddol mewn cyfrifiaduron bwrdd gwaith yn y tymor hir ac am fodelau newydd o SSDs cyfarwydd ar gyfer y segment hwn.
Y rhan fwyaf annisgwyl o gyflwyniad Intel am ddatblygiadau parhaus oedd y stori am PLC NAND - math hyd yn oed yn fwy trwchus o gof fflach. Mae'r cwmni'n pwysleisio, dros y ddwy flynedd ddiwethaf, fod cyfanswm y data a gynhyrchir yn y byd wedi dyblu, felly nid yw gyriannau sy'n seiliedig ar QLC NAND pedwar-did bellach yn ymddangos yn ateb da i'r broblem hon - mae angen rhai opsiynau ar y diwydiant gydag uwch. dwysedd storio. Dylai'r allbwn fod yn gof fflach Penta-Level Cell (PLC), gyda phob cell yn storio pum did o ddata ar unwaith. Felly, cyn bo hir bydd yr hierarchaeth o fathau o gof fflach yn edrych fel SLC-MLC-TLC-QLC-PLC. Bydd y PLC NAND newydd yn gallu storio pum gwaith yn fwy o ddata o'i gymharu â SLC, ond, wrth gwrs, gyda pherfformiad a dibynadwyedd is, gan y bydd yn rhaid i'r rheolwr wahaniaethu rhwng 32 o wahanol gyflyrau gwefr y gell i ysgrifennu a darllen pum did. .
Mae'n werth nodi nad yw Intel ar ei ben ei hun yn ei ymgais i wneud cof fflach hyd yn oed yn ddwysach. Siaradodd Toshiba hefyd am gynlluniau i greu PLC NAND yn ystod yr Uwchgynhadledd Cof Flash a gynhaliwyd ym mis Awst. Fodd bynnag, mae technoleg Intel yn sylweddol wahanol: mae'r cwmni'n defnyddio celloedd cof giât arnawf, tra bod dyluniadau Toshiba wedi'u hadeiladu o amgylch celloedd sy'n seiliedig ar drapiau gwefr. Gyda dwysedd storio gwybodaeth cynyddol, mae'n ymddangos mai giât arnofiol yw'r ateb gorau, gan ei fod yn lleihau dylanwad a llif taliadau ar y cyd yn y celloedd ac yn ei gwneud hi'n bosibl darllen data gyda llai o wallau. Mewn geiriau eraill, mae dyluniad Intel yn fwy addas ar gyfer cynyddu dwysedd, sy'n cael ei gadarnhau gan ganlyniadau profion QLC NAND sydd ar gael yn fasnachol a wneir gan ddefnyddio gwahanol dechnolegau. Mae profion o'r fath yn dangos bod diraddio data mewn celloedd cof QLC yn seiliedig ar giât arnawf yn digwydd dwy neu dair gwaith yn arafach nag mewn celloedd QLC NAND â thrap gwefr.
Yn erbyn y cefndir hwn, mae'r wybodaeth y penderfynodd Micron rannu ei ddatblygiad cof fflach gydag Intel, ymhlith pethau eraill, oherwydd yr awydd i newid i ddefnyddio celloedd trap gwefr, yn edrych yn eithaf diddorol. Mae Intel yn parhau i fod yn ymrwymedig i'r dechnoleg wreiddiol ac yn ei gweithredu'n systematig ym mhob datrysiad newydd.
Yn ogystal â PLC NAND, sy'n dal i gael ei ddatblygu, mae Intel yn bwriadu cynyddu dwysedd storio gwybodaeth mewn cof fflach trwy ddefnyddio technolegau eraill, mwy fforddiadwy. Yn benodol, cadarnhaodd y cwmni y newid sydd ar fin digwydd i gynhyrchiad màs o 96-haen QLC 3D NAND: bydd yn cael ei ddefnyddio mewn gyriant defnyddwyr newydd .
Dilynir hyn gan feistroli cynhyrchu 144-haen QLC 3D NAND - bydd yn taro gyriannau cynhyrchu y flwyddyn nesaf. Mae'n chwilfrydig bod Intel hyd yn hyn wedi gwadu unrhyw fwriad i ddefnyddio sodro triphlyg o grisialau monolithig, felly er bod y dyluniad 96-haen yn cynnwys cydosod fertigol dau grisial 48-haen, mae'n debyg y bydd y dechnoleg 144-haen yn seiliedig ar 72-haen. "cynhyrchion lled-orffen".
Ynghyd â'r cynnydd yn nifer yr haenau mewn crisialau QLC 3D NAND, nid yw datblygwyr Intel yn bwriadu cynyddu gallu'r crisialau eu hunain eto. Yn seiliedig ar dechnolegau 96- a 144-haen, bydd yr un crisialau terabit yn cael eu cynhyrchu â'r genhedlaeth gyntaf 64-haen QLC 3D NAND. Mae hyn oherwydd yr awydd i ddarparu lefel dderbyniol o berfformiad i SSDs yn seiliedig arno. Yr SSDs cyntaf i ddefnyddio cof 144-haen fydd gyriannau gweinydd Arbordale+.
Ffynhonnell: 3dnewyddion.ru