Cyflwynodd cwmni SiFive, a sefydlwyd gan grewyr pensaernïaeth set gyfarwyddiadau RISC-V ac ar un adeg yn paratoi'r prototeip cyntaf o brosesydd seiliedig ar RISC-V, graidd CPU RISC-V newydd yn llinell Perfformiad SiFive, sef 50. % yn gyflymach na'r craidd P550 pen uchaf blaenorol ac mae'n well mewn perfformiad ARM Cortex-A78, y prosesydd mwyaf pwerus yn seiliedig ar bensaernïaeth ARM. Mae SoCs sy'n seiliedig ar y craidd newydd wedi'u hanelu'n bennaf at systemau gweinydd a gweithfannau, ond mae hefyd yn bosibl creu fersiynau wedi'u tynnu i lawr ar gyfer dyfeisiau symudol a dyfeisiau wedi'u mewnosod.
Dywedir, o'i gymharu â'r P550, bod craidd prosesydd SiFive newydd yn cynnwys 16 MB o storfa L3 yn lle 4 MB, yn gallu cyfuno hyd at 16 cores mewn un sglodyn yn lle 4, yn gweithredu ar amlder hyd at 3.5 GHz yn lle 2.4 GHz, yn cefnogi cof DDR5 a'r bws PCI-Express 5.0 . Mae pensaernïaeth gyffredinol y craidd newydd yn agos at y P550 ac mae hefyd yn fodiwlaidd ei natur, gan ganiatáu i flociau ychwanegol gyda chyflymwyr arbenigol neu GPUs gael eu hychwanegu at y SoC. Bwriedir cyhoeddi'r manylion ym mis Rhagfyr, a chyhoeddir data RTL sy'n barod ar gyfer FPGA y flwyddyn nesaf.
Mae RISC-V yn darparu system gyfarwyddo peiriant agored a hyblyg sy'n eich galluogi i greu SoCs a microbroseswyr cwbl agored ar gyfer cymwysiadau mympwyol, heb fod angen breindaliadau na gosod amodau defnyddio. Ar hyn o bryd, yn seiliedig ar fanyleb RISC-V, mae 2.0 o amrywiadau o greiddiau microbrosesydd, 111 platfform, 31 SoCs a 12 bwrdd parod yn cael eu datblygu gan wahanol gwmnïau a chymunedau o dan drwyddedau rhad ac am ddim amrywiol (BSD, MIT, Apache 12).
Ffynhonnell: opennet.ru