Fel y gwyddoch, mae curadur y rhyngwyneb PCI Express, y grΕ΅p rhyng-ddiwydiannol PCI-SIG, ar frys i wneud iawn am yr oedi hir y tu Γ΄l i'r amserlen wrth ddod Γ’ fersiwn newydd o'r bws PCI Express i'r farchnad gan ddefnyddio manylebau fersiwn 5.0. Mae fersiwn derfynol y manylebau PCIe 5.0 wedi'i chymeradwyo gan hwn , ac yn y flwyddyn newydd dylai dyfeisiau gyda chefnogaeth ar gyfer y bws wedi'i ddiweddaru ymddangos ar y farchnad. Gadewch inni eich atgoffa, o'i gymharu Γ’ PCIe 4.0, y bydd y cyflymder trosglwyddo ar hyd y llinell PCIe 5.0 yn dyblu i 32 gigatransactions yr eiliad (32 GT / s).
Manylebau yw manylebau, ond ar gyfer gweithredu'r rhyngwyneb newydd yn ymarferol, mae angen silicon a blociau gweithio ar gyfer trwyddedu datblygwyr rheolwyr trydydd parti. Un o'r penderfyniadau hyn ddoe a heddiw mewn cynhadledd yn Taipei cwmnΓ―au Astera Labs, Synopsys ac Intel. Honnir mai dyma'r ateb cynhwysfawr cyntaf sy'n gwbl barod i'w weithredu wrth gynhyrchu ac ar gyfer trwyddedu.
Mae'r platfform a ddangosir yn Taiwan yn defnyddio sglodyn cyn-gynhyrchu Intel, rheolydd Synopsys DesignWare a haen gorfforol PCIe 5.0 y cwmni, y gellir ei brynu o dan drwydded, yn ogystal ag ailamserwyr gan Astera Labs. Sglodion yw retimers sy'n adfer cyfanrwydd corbys cloc ym mhresenoldeb ymyrraeth neu os bydd signal gwan.
Fel y gallwch ddychmygu, wrth i gyflymder trosglwyddo data ar un llinell gynyddu, mae cywirdeb y signal yn tueddu i ostwng wrth i'r llinellau cyfathrebu ymestyn. Er enghraifft, yn Γ΄l y manylebau ar gyfer y llinell PCIe 4.0, dim ond 30 cm yw'r ystod drosglwyddo heb ddefnyddio cysylltwyr ar y llinell.Ar gyfer llinell PCIe 5.0, bydd y pellter hwn hyd yn oed yn fyrrach a hyd yn oed ar bellter o'r fath mae angen ei gynnwys retimers yn y gylched rheolydd. Llwyddodd Astera Labs i ddatblygu ail-amserwyr a all weithredu yn y rhyngwyneb PCIe 4.0 ac fel rhan o ryngwyneb PCIe 5.0, a ddangoswyd yn y gynhadledd.
Ffynhonnell: 3dnewyddion.ru