TSMC yr wythnos hon meistroli cam newydd o dechnolegau lithograffig, dynodedig N6. Dywedodd y datganiad i'r wasg y bydd y cam hwn o lithograffeg yn cael ei ddwyn i'r cam cynhyrchu risg erbyn chwarter cyntaf 2020, ond dim ond trawsgrifiad o gynhadledd adrodd chwarterol TSMC a'i gwnaeth yn bosibl dysgu manylion newydd am amseriad datblygiad y technoleg 6-nm fel y'i gelwir.
Dylid cofio bod TSMC eisoes yn masgynhyrchu ystod eang o gynhyrchion 7-nm - yn y chwarter diwethaf roeddent yn ffurfio 22% o refeniw'r cwmni. Yn ôl rhagolygon rheoli TSMC, eleni bydd prosesau technolegol N7 a N7+ yn cyfrif am o leiaf 25% o refeniw. Mae ail genhedlaeth y dechnoleg proses 7nm (N7+) yn cynnwys mwy o ddefnydd o lithograffeg uwchfioled uwch-galed (EUV). Ar yr un pryd, fel y mae cynrychiolwyr TSMC yn pwysleisio, y profiad a gafwyd wrth weithredu'r broses dechnegol N7+ a ganiataodd i'r cwmni gynnig proses dechnegol N6 i gwsmeriaid, sy'n dilyn ecosystem dylunio N7 yn llwyr. Mae hyn yn caniatáu i ddatblygwyr newid o N7 neu N7+ i N6 yn yr amser byrraf posibl a heb fawr o gostau materol. Mynegodd Prif Swyddog Gweithredol CC Wei yn y gynhadledd chwarterol hyd yn oed hyder y bydd holl gwsmeriaid TSMC sy'n defnyddio'r dechnoleg proses 7nm yn newid i ddefnyddio technoleg 6nm. Yn flaenorol, mewn cyd-destun tebyg, soniodd am barodrwydd “bron pob un” o ddefnyddwyr technoleg proses 7nm TSMC i fudo i’r dechnoleg proses 5nm.
Byddai’n briodol esbonio pa fanteision y mae technoleg proses 5nm (N5) a wneir gan TSMC yn eu darparu. Fel y cyfaddefodd Xi Xi Wei, o ran cylch bywyd, bydd N5 yn un o'r rhai mwyaf “hirhoedlog” yn hanes y cwmni. Ar yr un pryd, o safbwynt y datblygwr, bydd yn wahanol iawn i'r dechnoleg broses 6-nm, felly bydd y newid i safonau dylunio 5-nm yn gofyn am ymdrech sylweddol. Er enghraifft, os yw technoleg proses 6nm yn darparu cynnydd o 7% mewn dwysedd transistor o'i gymharu â 18nm, yna bydd y gwahaniaeth rhwng 7nm a 5nm hyd at 80%. Ar y llaw arall, ni fydd y cynnydd yng nghyflymder y transistor yn fwy na 15%, felly mae'r traethawd ymchwil ar arafu gweithredu "cyfraith Moore" wedi'i gadarnhau yn yr achos hwn.
Nid yw hyn i gyd yn atal pennaeth TSMC rhag honni mai technoleg proses N5 fydd “y mwyaf cystadleuol yn y diwydiant.” Gyda'i help, mae'r cwmni'n disgwyl nid yn unig gynyddu ei gyfran o'r farchnad mewn segmentau presennol, ond hefyd i ddenu cwsmeriaid newydd. Yng nghyd-destun meistroli'r dechnoleg proses 5nm, gosodir gobeithion arbennig ar y rhan honno o'r atebion ar gyfer cyfrifiadura perfformiad uchel (HPC). Nawr nid yw'n cyfrif am fwy na 29% o refeniw TSMC, a daw 47% o'r refeniw o gydrannau ar gyfer ffonau smart. Dros amser, bydd yn rhaid i gyfran y segment HPC gynyddu, er y bydd datblygwyr proseswyr ar gyfer ffonau smart yn barod i feistroli safonau lithograffig newydd. Bydd datblygu rhwydweithiau cynhyrchu 5G hefyd yn un o'r rhesymau dros dwf refeniw yn y blynyddoedd i ddod, mae'r cwmni'n credu.
Yn olaf, cadarnhaodd Prif Swyddog Gweithredol TSMC ddechrau cynhyrchu cyfresol gan ddefnyddio technoleg proses N7+ gan ddefnyddio lithograffeg EUV. Mae lefel cynnyrch cynhyrchion addas sy'n defnyddio'r dechnoleg broses hon yn debyg i'r dechnoleg 7nm cenhedlaeth gyntaf. Ni all cyflwyno EUV, yn ôl Xi Xi Wei, ddarparu enillion economaidd ar unwaith - er bod y costau'n eithaf uchel, ond cyn gynted ag y bydd y cynhyrchiad yn "ennill momentwm", bydd costau cynhyrchu yn dechrau dirywio ar gyflymder sy'n nodweddiadol o'r blynyddoedd diwethaf.
Ffynhonnell: 3dnewyddion.ru