Cyhoeddodd efail lled-ddargludyddion Taiwan TSMC ei fod wedi cwblhau datblygiad y seilwaith dylunio proses 5nm yn llawn o dan y Llwyfan Arloesi Agored, gan gynnwys ffeiliau technoleg a chitiau dylunio. Mae'r broses dechnegol wedi pasio llawer o brofion o ddibynadwyedd sglodion silicon. Mae hyn yn galluogi datblygu SoCs 5nm ar gyfer datrysiadau symudol a pherfformiad uchel cenhedlaeth nesaf sy'n targedu'r marchnadoedd 5G a deallusrwydd artiffisial sy'n tyfu'n gyflym.
Mae technoleg proses 5nm TSMC eisoes wedi cyrraedd y cam cynhyrchu risg. Gan ddefnyddio craidd ARM Cortex-A72 fel enghraifft, o'i gymharu â phroses 7nm TSMC, mae'n darparu gwelliant 1,8-plyg mewn dwysedd marw a gwelliant o 15 y cant mewn cyflymder cloc. Mae technoleg 5nm yn manteisio ar symleiddio prosesau trwy newid yn llwyr i lithograffeg uwchfioled eithafol (EUV), gan wneud cynnydd da wrth gynyddu cyfraddau cynnyrch sglodion. Heddiw, mae'r dechnoleg wedi cyrraedd lefel uwch o aeddfedrwydd o'i gymharu â phrosesau TSMC blaenorol ar yr un cam datblygu.
Mae seilwaith 5nm cyfan TSMC bellach ar gael i'w lawrlwytho. Gan dynnu ar adnoddau ecosystem dylunio agored gwneuthurwr Taiwan, mae cwsmeriaid eisoes wedi dechrau datblygu dylunio dwys. Ynghyd â phartneriaid Electronic Design Automation, mae'r cwmni hefyd wedi ychwanegu lefel arall o ardystiad llif dylunio.
Ffynhonnell: 3dnewyddion.ru