Heddiw Samsung Electronics am gynlluniau ar gyfer datblygu prosesau technegol ar gyfer cynhyrchu lled-ddargludyddion. Mae'r cwmni'n ystyried mai creu prosiectau digidol o sglodion 3-nm arbrofol yn seiliedig ar transistorau MBCFET patent yw'r prif gyflawniad cyfredol. Mae'r rhain yn transistorau gyda sianeli nanopage llorweddol lluosog mewn gatiau FET fertigol (FET Aml-Bont-Sianel).
Fel rhan o gynghrair ag IBM, datblygodd Samsung dechnoleg ychydig yn wahanol ar gyfer cynhyrchu transistorau gyda sianeli wedi'u hamgylchynu'n llwyr gan gatiau (GAA neu Gate-All-Around). Roedd y sianeli i fod i gael eu gwneud yn denau ar ffurf nanowires. Yn dilyn hynny, symudodd Samsung i ffwrdd o'r cynllun hwn a rhoi patent ar strwythur transistor gyda sianeli ar ffurf nanopages. Mae'r strwythur hwn yn caniatáu ichi reoli nodweddion transistorau trwy drin nifer y tudalennau (sianeli) a thrwy addasu lled y tudalennau. Ar gyfer technoleg FET clasurol, mae symudiad o'r fath yn amhosibl. Er mwyn cynyddu pŵer transistor FinFET, mae angen lluosi nifer yr esgyll FET ar y swbstrad, ac mae hyn yn gofyn am arwynebedd. Gellir newid nodweddion y transistor MBCFET o fewn un giât ffisegol, y mae angen i chi osod lled y sianeli a'u rhif ar ei gyfer.
Roedd argaeledd dyluniad digidol (wedi'i dapio) o sglodyn prototeip i'w gynhyrchu gan ddefnyddio'r broses GAA yn caniatáu i Samsung bennu terfynau galluoedd transistorau MBCFET. Dylid cofio mai data modelu cyfrifiadurol yw hwn o hyd a dim ond ar ôl iddi gael ei lansio i gynhyrchu màs y gellir barnu'r broses dechnegol newydd yn derfynol. Fodd bynnag, mae man cychwyn. Dywedodd y cwmni y bydd y newid o'r broses 7nm (yn amlwg y genhedlaeth gyntaf) i'r broses GAA yn darparu gostyngiad o 45% yn yr ardal farw a gostyngiad o 50% yn y defnydd. Os na fyddwch yn arbed ar ddefnydd, gellir cynyddu cynhyrchiant 35%. Yn flaenorol, gwelodd Samsung arbedion ac enillion cynhyrchiant wrth symud i'r broses 3nm wedi'u gwahanu gan atalnodau. Mae'n troi allan ei fod yn un neu'r llall.
Mae'r cwmni'n ystyried bod paratoi llwyfan cwmwl cyhoeddus ar gyfer datblygwyr sglodion annibynnol a chwmnïau gwych yn bwynt pwysig wrth boblogeiddio'r dechnoleg proses 3nm. Ni chuddiodd Samsung yr amgylchedd datblygu, dilysu prosiectau a llyfrgelloedd ar weinyddion cynhyrchu. Bydd platfform SAFE (Samsung Advanced Foundry Ecosystem Cloud) ar gael i ddylunwyr ledled y byd. Crëwyd platfform cwmwl SAFE gyda chyfranogiad gwasanaethau cwmwl cyhoeddus mawr fel Amazon Web Services (AWS) a Microsoft Azure. Darparodd datblygwyr systemau dylunio o Cadence a Synopsys eu hoffer dylunio o fewn SAFE. Mae hyn yn addo ei gwneud yn haws ac yn rhatach i greu atebion newydd ar gyfer prosesau Samsung.
Gan ddychwelyd i dechnoleg proses 3nm Samsung, gadewch i ni ychwanegu bod y cwmni wedi cyflwyno'r fersiwn gyntaf o'i becyn datblygu sglodion - 3nm GAE PDK Version 0.1. Gyda'i help, gallwch chi ddechrau dylunio atebion 3nm heddiw, neu o leiaf baratoi i gwrdd â'r broses Samsung hon pan ddaw'n eang.
Mae Samsung yn cyhoeddi ei gynlluniau ar gyfer y dyfodol fel a ganlyn. Yn ail hanner y flwyddyn hon, bydd cynhyrchiad màs o sglodion gan ddefnyddio'r broses 6nm yn cael ei lansio. Ar yr un pryd, bydd datblygiad y dechnoleg broses 4nm yn cael ei gwblhau. Bydd datblygiad y cynhyrchion Samsung cyntaf gan ddefnyddio'r broses 5nm yn cael ei gwblhau y cwymp hwn, gyda chynhyrchiad yn cael ei lansio yn ystod hanner cyntaf y flwyddyn nesaf. Hefyd, erbyn diwedd y flwyddyn hon, bydd Samsung yn cwblhau datblygiad technoleg proses 18FDS (18 nm ar wafferi FD-SOI) a sglodion eMRAM 1-Gbit. Bydd technolegau proses o 7 nm i 3 nm yn defnyddio sganwyr EUV gyda dwyster cynyddol, gan wneud i bob nanomedr gyfrif. Ymhellach ar y ffordd i lawr, bydd pob cam yn cael ei gymryd gydag ymladd.
Ffynhonnell: 3dnewyddion.ru