Mae cefnogaeth gychwynnol ar gyfer pensaernïaeth RISC-V wedi'i ychwanegu at sylfaen cod Android

Mae ystorfa AOSP (Prosiect Ffynhonnell Agored Android), sy'n datblygu cod ffynhonnell platfform Android, wedi dechrau ymgorffori newidiadau i ddyfeisiau cymorth gyda phroseswyr yn seiliedig ar bensaernïaeth RISC-V.

Paratowyd y set o newidiadau cymorth RISC-V gan Alibaba Cloud ac mae'n cynnwys 76 o glytiau sy'n cwmpasu is-systemau amrywiol, gan gynnwys y pentwr graffeg, system sain, cydrannau chwarae fideo, llyfrgell bionig, peiriant rhithwir dalvik, fframweithiau, staciau Wi-Fi a Bluetooth, datblygwr offer a modiwlau trydydd parti amrywiol, gan gynnwys modelau ar gyfer TensorFlow Lite a modiwlau dysgu peirianyddol ar gyfer adnabod testun, dosbarthu sain a delwedd.

O gyfanswm y set o glytiau, mae 30 o glytiau sy'n ymwneud ag amgylchedd y system a llyfrgelloedd eisoes wedi'u hintegreiddio i AOSP. Dros yr ychydig fisoedd nesaf, mae Alibaba Cloud yn bwriadu gwthio clytiau ychwanegol i AOSP i ddarparu cefnogaeth RISC-V yn y cnewyllyn, Android Runtime (ART), ac efelychydd.

Mae cefnogaeth gychwynnol ar gyfer pensaernïaeth RISC-V wedi'i ychwanegu at sylfaen cod Android

Er mwyn cefnogi cefnogaeth RISC-V yn Android, mae RISC-V International wedi creu gweithgor arbennig o'r enw Android SIG, y gall cwmnïau eraill sydd â diddordeb mewn rhedeg pentwr meddalwedd Android ar broseswyr RISC-V ymuno ag ef. Mae gwthio cefnogaeth RISC-V i brif ffrwd Android yn gydweithrediad â Google a'r gymuned.

Mae'r newidiadau arfaethedig ar gyfer Android yn rhan o fenter i ehangu cymwysiadau dyfeisiau yn seiliedig ar bensaernïaeth RISC-V. Y llynedd, darganfu Alibaba ddatblygiadau yn ymwneud â phroseswyr XuanTie RISC-V a dechreuodd hyrwyddo RISC-V yn weithredol nid yn unig ar gyfer dyfeisiau IoT a systemau gweinydd, ond hefyd ar gyfer dyfeisiau defnyddwyr a sglodion arbenigol amrywiol sy'n cwmpasu amrywiol gymwysiadau o systemau amlgyfrwng i brosesu signal a chyflymwyr ar gyfer dysgu peirianyddol.

Mae RISC-V yn darparu system gyfarwyddo peiriant agored a hyblyg sy'n caniatáu i ficrobroseswyr gael eu hadeiladu ar gyfer cymwysiadau mympwyol heb fod angen breindaliadau na llinynnau ynghlwm wrth eu defnyddio. Mae RISC-V yn caniatáu ichi greu SoCs a phroseswyr cwbl agored. Ar hyn o bryd, ar sail manyleb RISC-V, mae sawl dwsin o amrywiadau o greiddiau microbrosesydd, tua chant o SoCs a sglodion a gynhyrchwyd eisoes yn cael eu datblygu gan wahanol gwmnïau a chymunedau o dan amrywiol drwyddedau am ddim (BSD, MIT, Apache 2.0). Mae cefnogaeth RISC-V wedi bod yn bresennol ers rhyddhau Glib 2.27, binutils 2.30, gcc 7, a'r cnewyllyn Linux 4.15.

Ffynhonnell: opennet.ru

Ychwanegu sylw