I x86-arkitektur er der opstået to strømninger, der supplerer hinanden. Ifølge den ene version skal man bevæge sig mod integrationen af beregnings- og styresystemressourcer i én enkelt chip. Den anden tilgang fremmer fordelingen af ansvar: processoren udstyres med en kraftfuld bus, der danner et periferisk, skalerbart økosystem. Dette danner grundlaget for topologien af Intels C620-systemlogik til højere niveau platforme.
Den væsentligste forskel fra den tidligere Intel C610-chipsæt er udvidelsen af kommunikationskanalen mellem processoren og de perifere enheder, der indgår i PCH-chippen, ved brug af PCIe-links sammen med den traditionelle DMI-bus.
Lad os se nærmere på nyhederne inden for Intel Lewisburg’ sydlige bro: hvilke evolutionære og revolutionære tilgange har udvidet dens beføjelser i kommunikationen med processorerne?
Evolutionære ændringer i kommunikationen mellem CPU-PCH
I den evolutionære tilgang har hovedkommunikationskanalen mellem CPU og den sydlige bro, som er DMI (Direct Media Interface) busen, fået støtte til PCIe x4 Gen3 tilstand med en ydeevne på 8.0 GT/S. Tidligere, i Intel C610 PCH, blev kommunikationen mellem processoren og systemlogikken udført i PCIe x4 Gen 2 tilstand med en båndbredde på 5.0 GT/S.
Sammenligning af funktionaliteten mellem systemlogikken Intel C610 og C620
Vi bemærker, at dette undersystem er betydeligt mere konservativt end de indbyggede PCIe-porte i processoren, der normalt bruges til tilslutning af GPU'er og NVMe-lagringsenheder, hvor PCIe 3.0 allerede længe har været i brug, og der foreslås et skift til PCI Express Gen4.
Revolutionerende ændringer i kommunikationen mellem CPU-PCH
Revolutionære ændringer inkluderer tilføjelsen af nye PCIe-kanaler til kommunikationen mellem CPU og PCH, kaldet Additional Uplinks. Fysisk set er det to PCI Express-porte, der fungerer i PCIe x8 Gen3 og PCIe x16 Gen3 tilstande, begge ved 8.0 GT/S.
Til interaktion mellem CPU og Intel C620 PCH bruges 3 busser: DMI og to PCI Express-porte.
Hvorfor var det nødvendigt at revidere den eksisterende kommunikationstopologi med Intel C620? For det første kan der integreres op til 4 netværkscontrollere 10GbE med RDMA-funktionalitet i PCH. For det andet står et nyt og hurtigere generation af Intel QuickAssist Technology (QAT)-co-processorer for kryptering af netværkstrafik og udveksling med lagersystemet, som giver hardwareunderstøttelse af kompression og kryptering. Og endelig er "innovationsmotoren" - , som kun vil være tilgængelig for OEM-producenter.
Skalerbarhed og fleksibilitet
En vigtig egenskab er muligheden for valg af ikke kun PCH-forbindelsestopologi, men også prioriteringer af interne ressourcer i chippen til adgang til hurtige forbindelser med centralprocessor(en). Desuden, i en særlig EPO-tilstand (EndPoint Only Mode), forbindes PCH i status som en almindelig PCI Express-enhed, der indeholder ressourcer til 10 GbE og Intel QAT. I denne forbindelse er den klassiske DMI-grænseflade samt en række Legacy-underystemmer, der er vist på diagrammet med sorte farver, deaktiveret.
Den interne arkitektur af Intel C620 PCH-chippen
Teoretisk set giver dette mulighed for at bruge mere end én Intel C620 PCH-chip i systemet, hvilket skalerer funktionaliteten af 10 GbE og Intel QAT i henhold til ydeevnekravene. Legacy-funktioner, der kun er nødvendige i én enkelt kopi, kan kun aktiveres på en af de installerede PCH-chips.
Således vil det endelige ord i designet tilhøre platformens udvikler, der handler på grundlag af både teknologiske og markedsmæssige faktorer i overensstemmelse med positioneringen af hvert enkelt produkt.
Kilde: habr.com
