I arkitekturen af x86-platforme er der dukket to trends op, som komplementerer hinanden. Ifølge en version skal vi bevæge os hen imod at integrere computer- og kontrolressourcer i én chip. Den anden tilgang fremmer fordeling af ansvar: Processoren er udstyret med en højtydende bus, der danner et perifert skalerbart økosystem. Det danner grundlaget for Intel C620 systemlogiktopologien til platforme på højt niveau.
Den grundlæggende forskel fra det tidligere Intel C610-chipsæt er udvidelsen af kommunikationskanalen mellem processoren og de perifere enheder, der er inkluderet i PCH-chippen, gennem brug af PCIe-links sammen med den traditionelle DMI-bus.
Lad os se nærmere på innovationerne fra Intel Lewisburgs sydbro: hvilke evolutionære og revolutionære tilgange har udvidet dens beføjelser til at kommunikere med processorer?
Evolutionære ændringer i CPU-PCH kommunikation
Som en del af den evolutionære tilgang modtog hovedkommunikationskanalen mellem CPU'en og sydbroen, som er DMI-bussen (Direct Media Interface), understøttelse af PCIe x4 Gen3-tilstanden med en ydeevne på 8.0 GT/S. Tidligere, i Intel C610 PCH, blev kommunikationen mellem processoren og systemlogikken udført i PCIe x4 Gen 2-tilstand ved 5.0 GT/S-båndbredde.
Sammenligning af systemlogikfunktionalitet af Intel C610 og C620
Bemærk, at dette undersystem er meget mere konservativt end de indbyggede PCIe-porte i processoren, som normalt bruges til at forbinde GPU'er og NVMe-drev, hvor PCIe 3.0 har været brugt i lang tid, og overgangen til PCI Express Gen4 er planlagt.
Revolutionerende ændringer i CPU-PCH kommunikation
Revolutionerende ændringer omfatter tilføjelsen af nye PCIe CPU-PCH kommunikationskanaler, kaldet Yderligere Uplinks. Fysisk er disse to PCI Express-porte, der fungerer i PCIe x8 Gen3- og PCIe x16 Gen3-tilstande, begge 8.0 GT/S.
Til interaktion mellem CPU'en og Intel C620 PCH bruges 3 busser: DMI og to PCI Express-porte
Hvorfor var det nødvendigt at revidere den eksisterende kommunikationstopologi med Intel C620? For det første kan op til 4x 10GbE netværkscontrollere med RDMA-funktionalitet integreres i PCH'en. For det andet er den nye og hurtigere generation af Intel QuickAssist Technology (QAT) coprocessorer, som yder hardwaresupport til komprimering og kryptering, ansvarlige for kryptering af netværkstrafik og udvekslinger med lagerundersystemet. Og endelig, "innovationsmotoren" - , som kun vil være tilgængelig for OEM'er.
Skalerbarhed og fleksibilitet
En vigtig egenskab er muligheden for valgfrit at vælge ikke kun PCH-forbindelsestopologien, men også prioriteterne for chippens interne ressourcer i adgang til højhastighedskommunikationskanaler med den centrale processor (processorer). Derudover udføres PCH-forbindelsen i den særlige EPO (EndPoint Only Mode) i status for en almindelig PCI Express-enhed, der indeholder 10 GbE-ressourcer og Intel QAT. Samtidig er den klassiske DMI-grænseflade, samt en række Legacy-undersystemer, vist med sort i diagrammet, deaktiveret.
Intern arkitektur af Intel C620 PCH-chippen
I teorien gør dette det muligt at bruge mere end én Intel C620 PCH-chip i et system, skalering af 10 GbE og Intel QAT-funktionalitet for at opfylde ydeevnekravene. Samtidig kan Legacy-funktioner, der kun er nødvendige i en enkelt kopi, kun aktiveres på en af de installerede PCH-chips.
Så det sidste ord i design vil tilhøre platformudvikleren, der handler på grundlag af både teknologiske og marketingsfaktorer i overensstemmelse med placeringen af hvert specifikt produkt.
Kilde: www.habr.com