ARM har præsenteret sit nyeste processor design - Cortex-A77. Ligesom den tidligere Cortex-A76 er denne kerne designet til højtydende opgaver i smartphones og forskellige enheder. Udvikleren har fokus på at øge antallet af udførte instruktioner pr. cyklus (IPC). Taktfrevenser og energiforbrug er stort set på niveau med Cortex-A76.
I øjeblikket er ARM hurtigt i gang med at øge ydeevnen af sine kerner. Ifølge deres planer, fra Cortex-A73 i 2016 og frem til Hercules-designet i 2020, har virksomheden til hensigt at øge CPU-ydeevnen med 2,5 gange. Overgangen fra 16 nm til 10 nm og derefter til 7 nm har allerede muliggjort højere taktfrevenser, og i kombination med arkitekturen Cortex-A75 og senere Cortex-A76, har ARM vurderet, at de inden for i dag har opnået en præstationsforøgelse på 1,8 gange. Nu vil Cortex-A77 tillade, at ydeevnen kan øges med yderligere 20 % ved den samme taktfrevens. Det vil sige, at en 2,5 gange stigning i 2020 nu bliver ganske realistisk.
På trods af en stigning i IPC på 20 %, vurderer ARM, at A77's energiforbrug ikke er steget. Kompromisset her er, at arealet af A77-kristallen er omkring 17 % større end A76 ved de samme teknologiske normer. Som følge heraf vil omkostningerne ved en enkelt kerne stige lidt. Sammenlignet med ARM's fremskridt med branchens ledere, er det værd at nævne, at AMD i Zen 2 har opnået en IPC-stigning på 15 % sammenlignet med Zen+, mens Intel's IPC-værdier har været stort set uændrede i mange år.
Vindue til udførelse med ændret rækkefølge af instruktioner (out-of-order window size) er øget med 25 %, op til 160 enheder, hvilket gør det muligt for kernen at øge parallelismen i beregningerne. Selv i Cortex-A76 var der en stor buffer til adresseovergange (Branch Target Buffer), men i Cortex-A77 er den blevet øget med yderligere 33 %, op til 8 KB, hvilket tillader branch prediction-enheden at håndtere det stigende antal parallelle instruktioner effektivt.
En endnu mere interessant nyhed er den helt nye 1,5-KB cache, der opbevarer makrooperationer (MOP), der returneres fra dekoder modulet. ARM-processorarkitekturen dekoder instruktioner fra brugerens applikation til mindre makrooperationer, som derefter opdeles i mikrooperationer, der videresendes til udførelseskernen. MOP-cachen bruges til at reducere indflydelsen af missede grene og nulstillinger, da makrooperationerne nu opbevares i en separat blok og ikke kræver genkodning - hvilket øger den samlede båndbredde af kernen. I nogle belastninger er den nye blok en yderst nyttig tilføjelse til den standard instruktion cache.
Der er tilføjet en fjerde ALU-blok og en anden grene blok i udførelseskernen. Den fjerde ALU øger processorens samlede båndbredde med 1,5 gange ved at muliggøre udførelse af enkeltcyklus instruktioner (såsom ADD og SUB) og tocykel heltalsoperationer som multiplikation. De to andre ALU'er kan kun håndtere grundlæggende enkeltcyklus instruktioner, mens den sidste blok er belastet med mere komplekse matematiske operationer, såsom division, akkumulativ multiplikation osv. Den anden grene blok inden for udførelseskernen fordobler antallet af samtidige grene overgange, som kernen kan arbejde med, hvilket er nyttigt, når to af de seks sendte kommandoer vedrører grene overgange. Intern testning i ARM har vist en ydeevnegevinst ved brugen af denne anden overgangsblok.
Blandt andre ændringer i kernen er tilføjelsen af en anden AES-krypteringspipeline, øget hukommelsesbåndbredde, et forbedret næste generations data-forhåndshentningsmekanisme, der øger energieffektiviteten og samtidig øger systemets DRAM båndbredde, optimering af cache-adfærden osv.
Den største stigning ses i Cortex-A77 i heltalsoperationer og flydende punktberegninger. Dette bekræftes af interne ARM-tests i SPEC, som viste en præstationsforbedring på 20 % og 35 % i hhv. heltalsoperationer og flydende punktberegninger. Forbedringerne i hukommelsesbåndbredde ligger på omkring 15–20 %. Samlet set giver optimeringerne og ændringerne i A77 i gennemsnit en 20-procents præstationsvækst sammenlignet med forgængeren. Takket være nyere teknologiske standarder som 7 nm ULV kan vi opnå yderligere fordele i de endelige chips.
ARM har designet Cortex-A77 til at arbejde i et 4+4 big.LITTLE setup (4 kraftfulde kerner og 4 enkle energieffektive). Men i betragtning af den større areal af den nye arkitektur kan mange producenter, for at spare plads, præsentere konfigurationer som 1+3+4 eller 2+2+4, som allerede er aktivt praktiseret, hvor kun en eller to kerner vil være fuldgyldige, uredigerede A77.
Kilde: 3dnews.ru
