Libre-SOC-projektet udvikler en åben chip med en hybridarkitektur inspireret af CDC 6600, hvor CPU-, VPU- og GPU-instruktioner ikke er adskilt, men præsenteres i én ISA. Projektet har nået stadiet for overførsel til produktion af den første testprototype. Oprindeligt blev projektet udviklet under navnet Libre RISC-V, men blev omdøbt til Libre-SOC efter beslutningen om at skifte RISC-V ud med OpenPOWER 3.0 instruktionssættet.
Projektet har til formål at skabe et fuldt funktionelt, helt åbent og licensfrit system-on-a-chip (SoC), der kan anvendes i enkelt-kort computere, netbooks og forskellige bærbare enheder. Udover de typiske CPU-instruktioner og generelle registre giver Libre-SOC i én funktionel enhed processorens evner til at udføre vektoroperationer og specialiserede beregninger, der typisk hører til VPU og GPU. Chippen anvender OpenPOWER-arkitekturen, Simple-V udvidelsen med instruktioner til vektorisering og parallel databehandling, samt specialiserede instruktioner til konvertering til ARGB og udførelse af standard 3D-operationer.
GPU-instruktionerne fokuserer på brug med den grafiske API Vulkan, mens VPU er dedikeret til at fremskynde konvertering fra YUV til RGB samt dekodning af formater som MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis og Opus. Der udvikles en fri driver i Mesa, der udnytter kapaciteterne i Libre-SOC for at levere softwareimplementering af den grafiske API Vulkan med hardwareacceleration. For eksempel kan Vulkan-shaders oversættes ved hjælp af en JIT-motor for at blive udført med de specialiserede instruktioner, der er tilgængelige i Libre-SOC.
I den næste testprototype planlægges det at implementere SVP64-udvidelsen (Variable-length Vectorisation), som vil gøre det muligt at bruge Libre-SOC som en vektorprocessor (udover 32 64-bit generelle registre vil der blive stillet 128 registre til rådighed for vektorberegninger). Den første prototype inkluderer kun én kerne, der kører ved 300 MHz, men inden for to år planlægges der at udgive en 4-kernet version, derefter en 8-kernet version, og på længere sigt en 64-kernet version.
Den første batch af chippen vil blive produceret af TSMC ved hjælp af 180nm teknologi. Alt materiale fra projektet distribueres under åbne licenser, herunder filer i GDS-II formatet, der beskriver den fulde topologi af chippen, tilstrækkelig til at starte egen produktion. Libre-SOC bliver den første fuldstændigt uafhængige chip baseret på Power-arkitekturen, produceret ikke af IBM. Under udviklingen blev der anvendt hardwarebeskrivelsessprog nMigen (HDL baseret på Python, uden brug af VHDL og Verilog), FlexLib standardcellebiblioteker fra Chips4Makers projektet og det gratis VLSI-værktøj Coriolis2 til konvertering fra HDL til GDS-II.
Udviklingen af Libre-SOC er blevet finansieret af NLnet Foundation, som har bevilget 400.000 euro til udviklingen af en helt åben chip som en del af programmet for at skabe verificerbare og troværdige grundlæggende teknologiske løsninger. Chippen har en størrelse på 5,5 × 5,9 mm og inkluderer 130.000 logiske porte. Den inkluderer fire SRAM-moduler på 4KB samt en 300 MHz fase-locked loop (PLL).
Kilde: opennet.ru
