I takt med, at barriererne for chipproduktion nærmer sig, nemlig at det bliver umuligt at reducere processtørrelserne yderligere, kommer multipladepakket teknologi i fokus. Ydelsen af fremtidens processorer vil blive målt på kompleksiteten af løsningerne. Jo flere funktioner der pålægges en lille processorchip, desto mere kraftfuld og effektiv vil hele platformen være. Processoren vil dermed selv repræsentere en platform bestående af mange forskellige krystaller, der er forbundet med en højhastighedsbus, som ikke vil være langsommere (hverken i hastighed eller forbrug) end hvis det var en enkelt monolitisk krystal. Med andre ord vil processoren fungere som både bundkort og en række udvidelseskort, inklusive hukommelse, periferiudstyr og mere.
Intel har allerede demonstreret implementeringen af to proprietære teknologier til rumlig pakning af forskellige krystaller i én enhed. Disse teknologier er EMIB og . Den første er en teknologi med indbyggede bro-interface i 'dæk'-substratet til horisontal montering af krystaller, mens den anden er en tredimensionel eller staplet montering af krystaller, der også bruger gennemgående vertikale metalliseringskanaler (TSVs). Gennem EMIB-teknologien producerer virksomheden FPGA'er af generationen Stratix X og hybride processorer Kaby Lake G, og Foveros-teknologien vil blive implementeret i kommercielle produkter i anden halvdel af dette år. For eksempel vil den blive brugt til at producere bærbare processorer af typen Lakefield.
Det er uden tvivl, at Intel ikke vil stoppe her og vil fortsætte med at udvikle teknologier til progressiv pakning af krystaller. Konkurrenterne gør det samme. Både og Samsung udvikler teknologier til rumlig montering af krystaller (chiplets) og har til hensigt at udvide deres muligheder.
For nylig på konferencen SEMICON West bekræftede Intel igen, at deres teknologier til multipladepakning udvikler sig i et godt tempo. Tre teknologier blev præsenteret, der vil blive realiseret snart. Det skal siges, at alle tre teknologier ikke vil blive industristandarder. Alle udviklinger holdes hemmeligt af Intel, og de vil kun blive givet til kunderne til kontraktproduktion. , at deres teknologier til multicrystal packaging udvikler sig i et godt tempo. På arrangementet blev der præsenteret tre teknologier, hvis implementering vil finde sted inden længe. Det skal siges, at alle tre teknologier ikke vil blive industri-standarder. Alle udviklinger holdes hemmelige af Intel, som kun vil tilbyde dem til kunder ved kontraktmæssig produktion.
Den første af tre nye teknologier til rumlig pakning af chiplets er Co-EMIB. Dette er en kombination af den omkostningseffektive EMIB-interfacebroteknologi med Foveros-chiplets. Multichip-stack konstruktioner af Foveros kan forbindes horisontalt med EMIB-links i komplekse systemer uden at forringe båndbredden eller sænke ydeevnen. Hos Intel hævder man, at forsinkelse og båndbredde for alle flermæssige interfaces ikke vil være værre end for et monolitisk chip. Faktisk vil den maksimale densitet af forskellige chips give en samlet ydeevne og energieffektivitet, der endda vil være højere end ved en monolitisk løsning.
For første gang kan Co-EMIB-teknologi realiseres til produktion af hybridprocessorer fra Intel til supercomputeren Aurora, som forventes at blive leveret i slutningen af 2021 (et samarbejdsprojekt mellem Intel og Cray). Prototypen af processoren blev vist på SEMICON West som et stak af 18 små chips på en stor chip (Foveros), hvoraf et par blev forbundet horisontalt med EMIB-forbindelsen.
Den anden af de tre nye rumlige pakningsteknologier fra Intel kaldes Omni-Directional Interconnect (ODI). Denne teknologi er intet andet end brugen af EMIB- og Foveros-interface til horisontal og vertikal elektrisk forbindelse mellem chips. At skille ODI ud som en særskilt punkt skyldes, at virksomheden har implementeret strømforsyning til chiplets i stakken ved hjælp af vertikale TSV-forbindelser. Denne tilgang vil muligvis effektivt fordele strømmen. Samtidig er modstanden i 70-mikron TSV-kanalerne til strømforsyning væsentligt reduceret, hvilket vil reducere antallet af nødvendige kanaler til strømforsyning og frigive plads på chippen til transistorer (for eksempel).
Endelig har Intel nævnt den tredje teknologi til spatial emballage, som er MDIO-kristal-til-kristal interface. Dette er en Advanced Interface Bus (AIB), der fungerer som et fysiklag til interkristal signaludveksling. Strengt taget er det den anden generation af AIB-bussen, som Intel udvikler på opfordring fra DARPA. Den første generation af AIB blev præsenteret i 2017 med mulighed for at overføre data i en hastighed på 2 Gbit/s pr. kontakt. MDIO-bussen vil muliggøre en udveksling ved 5,4 Gbit/s. Denne link vil konkurrere med TSMC's LIPINCON-bus. LIPINCON har en højere hastighed på 8 Gbit/s, men Intel MDIO har en højere densitetsmåling på Gbyte/s pr. millimeter: 200 mod 67, så Intel påstår at udviklingen ikke er dårligere end konkurrentens.
Kilde: 3dnews.ru
