Få ved, at ARC-processorarkitekturen er en af de mest udbredte arkitekturer sammen med ARM, MIPS og x86. Udviklet i 1980'erne anvendes ARC-arkitekturen i forskellige mikrokontrollere til et bredt spektrum af højteknologiske produkter, og hvert år produceres der omkring enheder.
For nylig annoncerede Synopsys en ny generation af 32- og 64-bit ARC-processorkerner, som lover at tredoble ydeevnen sammenlignet med forgængerne, samt muliggøre opbygning af systemer på chip med 12 kerner. Dermed vil de nye kerner give Synopsys mulighed for at konkurrere med ARM inden for en række nye områder.
«Indbyggede applikationer som controllere til solid-state-drev eller netværksudstyr bliver stadig mere komplekse, hvilket kræver en betydelig stigning i ydeevnen under begrænset energiforbrug og størrelse», sagde John Koeter, Senior Vice President for marketing og strategi inden for intellektuel ejendom hos Synopsys. «Med udgivelsen af den nye ARCv3-arkitektur og kernerne ARC HS5x og HS6x vil udviklere kunne imødekomme de voksende krav til ydeevne for deres SoC i dag og i fremtiden».
De nye familier af Synopsys DesignWare ARC-processorer omfatter 32-bit kerner og 64-bit kerner . De nyligt annoncerede processorer er beregnet til en bred vifte af applikationer, såsom controllere til solid-state-drev (SSD), netværkscontrollere, autopiloter til køretøjer, infotainmentsystemer til biler og mange andre. I lyset af de stigende krav til RAM-mængder vil 64-bit ARC HD6x muliggøre opbygning af systemer med 4,5 PB DRAM, mens enheder baseret på ARC HD5x må begrænse sig til mindre mængder. Dog vil de faktiske mængder af understøttet RAM sandsynligvis blive dikteret af det anvendte operativsystem, og de synlige fordele ved 64-bit CPU'er — et bredere pipeline og en større registreringsfil.
Hvad angår DesignWare ARC HS5x- og DesignWare ARC HS6x-arkitekturerne, understøtter de ARCv3-instruktionssættet, som kan udvides med APEX-instruktioner (ARC Processor EXtensions), hvis en af kunderne har brug for specifikke funktioner. Desuden leveres ARC HS57D med en ARCv3DSP digital signalprocessor, der understøtter 150 instruktioner. De nye kerner har en dybde af 10 trin i pipeline, kan udføre to instruktioner pr. cyklus og er desuden udstyret med en 128-bit flydende kommaenhed. De mest avancerede versioner af kernerne understøtter et andet niveau cache (L2) på op til 16 MB.
Når det kommer til ydeevne, hævder Synopsys 3 DMIPS pr. MHz i heltalsberegninger samt 5,1 CoreMark pr. MHz, hvilket er meget tilfredsstillende for mini-kerner med minimalt energiforbrug. Således er 3 DMIPS pr. MHz højere end ret kraftige processorer , mens 5,1 CoreMark pr. MHz er højere end for nogen
Processor kernerne Synopsys DesignWare ARC HS5x og HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Instruktionssæt | ARCv3 | ||||
| APEX-instruktioner | Understøttes | ||||
| Bitdybde | 32-bit | 64-bit | |||
| Instruktioner pr. cyklus | 2 | ||||
| Pipeline længde | 10 trin | ||||
| DSP | — | ARCv3DSP 150 instruktioner | — | — | — |
| FPU præcision | FP16, FP32, FP64 | ||||
| Processor cluster | 12 kerner | ||||
| Acceleratorer pr. cluster | 16 acceleratorer | ||||
| L1 | Instruktions cache + Data cache | ||||
| L2 | — | — | 16 MB | — | 16 MB |
| Maksimalt hukommelsesvolumen | 64 GB (afhængig af OS) | 4,5 Petabyte | |||
| Frekvens (på t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS pr. kerne / 3 DMIPS pr. MHz | ||||
| CoreMark | 9180 CoreMark pr. kerne / 5,1 CoreMark pr. MHz | ||||
En af de nøglefunktioner i den nye familie af DesignWare ARC HS5x og DesignWare ARC HS6x er muligheden for at skabe systemer på chip (system-on-chip, SoC) med 12 generelle processor kerner og 16 specialiserede acceleratorer. Hver kerne/accelerator i sådan en processor arbejder med sin egen taktfrekvens og bruger sit eget strømforsyningssystem for at maksimere energieffektiviteten. Sammen med de nye kerner tilbyder Synopsys også en intern cache-koherent forbindelse med en datatransmission på 800 GB/s.
SoC'er af ARC-arkitektur er ikke særlig udbredte i dag, men i betragtning af de lovende processorer til systemer til selvkørende biler, datalagring, datastyring, multikernede processorer og forskellige typer acceleratorer, vil de komme godt med. Dette giver Synopsys mulighed for at konkurrere med ARM-kernerne om pladser i SoC'er for de nævnte applikationer, hvilket ikke er sket hidtil. For eksempel er producenterne af SSD'er Starblaze allerede interesserede i DesignWare ARC HS5x og DesignWare ARC HS6x-kernerne.
»Udviklere af højtydende indbyggede løsninger står konstant over for nye udfordringer i forhold til at opnå høj ydeevne ved brug af store mængder hukommelse samt begrænsninger i energiforbrug og størrelse,« sagde Bruce Cheng, Chief Scientist hos Starblaze. »Mulighederne med de nye 32-bit ARC HS5x processorer og 64-bit HS6x processorer fra Synopsys med hensyn til multikernede processorer vil gøre det muligt for os at nå et nyt niveau af energieffektivitet, som ikke tilbydes af andre processorer, der i øjeblikket er på markedet.«
Synopsys vil begynde at tilbyde ARC HS56, HS57D, HS58, HS66, HS68 kerner samt deres multiprocessor versioner HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP fra tredje kvartal 2020. Derudover vil virksomheden tilbyde ARC MetaWare Development Toolkit til udvikling af chips baseret på de nævnte kerner, samt en simulator og verifier til at teste SoC'ers funktionalitet før implementation i silicium. Hvad angår support fra operativsystemer, vil de nye kerner være kompatible med forskellige Linux-distributioner, Zephyr, samt diverse branded OS’er.
Kilde: 3dnews.ru
