ARM har afsløret sit seneste processordesign, Cortex-A77. Ligesom sidste års Cortex-A76 er denne kerne designet til avancerede opgaver i smartphones og en lang række enheder. I den sigter udvikleren på at øge antallet af instruktioner, der udføres pr. ur (IPC). Urhastigheder og strømforbrug forblev omtrent på Cortex-A76-niveauet.
I øjeblikket sigter ARM efter hurtigt at øge ydeevnen af sine kerner. Ifølge sine planer, begyndende med 73 Cortex-A2016 og frem til 2020 Hercules-designet, har virksomheden til hensigt at øge CPU-kraften med 2,5 gange. Allerede overgangene fra 16 nm til 10 nm og derefter til 7 nm gjorde det muligt at øge clock-frekvensen, og i kombination med Cortex-A75 og derefter Cortex-A76-arkitekturen, ifølge ARM-estimater, en 1,8-dobling af ydeevnen er opnået til dato. Nu vil Cortex-A77-kernen tillade, på grund af stigningen i IPC, at øge ydeevnen med yderligere 20 % ved samme clock-frekvens. Det vil sige, at en 2,5-dobling i 2020 bliver ret reel.
På trods af stigningen på 20% i IPC, vurderer ARM, at A77'erens strømforbrug ikke er steget. Afvejningen i dette tilfælde er, at A77-chipområdet er cirka 17 % større end A76 ved de samme behandlingsstandarder. Som følge heraf vil prisen på en individuel kerne stige lidt. Hvis vi sammenligner ARMs præstationer med brancheledere, er det værd at sige, at AMD i Zen 2 opnåede en IPC-stigning på 15% sammenlignet med Zen+, mens IPC-værdien af Intel-kerner har været nogenlunde den samme i mange år.
Udførelsesvinduet for at ændre rækkefølgen af kommandoer (uden for ordens vinduesstørrelse) er blevet øget med 25% til 160 enheder, hvilket gør det muligt for kernen at øge paralleliteten af beregninger. Selv Cortex-A76 havde en stor Branch Target Buffer, og Cortex-A77 øgede den med yderligere 33% til 8 KB, hvilket gør det muligt for brancheforudsigelsesenheden effektivt at klare stigningen i antallet af parallelle instruktioner.
En endnu mere interessant innovation er en helt ny 1,5 KB cache, der gemmer makrooperationer (MOP'er) returneret fra afkodningsmodulet. ARM-processorarkitekturen afkoder instruktioner fra brugerapplikationen til mindre makrooperationer og opdeler dem derefter i mikrooperationer, der sendes til eksekveringskernen. MOP-cachen bruges til at reducere virkningen af mistede forgreninger og flushes, fordi makrooperationer nu er gemt i en separat blok og ikke kræver omkodning - hvorved den samlede kernegennemstrømning øges. I nogle arbejdsbelastninger er den nye blok en yderst nyttig tilføjelse til standardinstruktionscachen.
En fjerde ALU-blok og en anden grenblok er blevet tilføjet til eksekveringskernen. Den fjerde ALU øger den samlede processorgennemstrømning med 1,5 gange ved at aktivere enkelt-cyklus instruktioner (såsom ADD og SUB) og push-pull heltal operationer såsom multiplikation. De to andre ALU'er kan kun håndtere grundlæggende enkelt-cyklus-instruktioner, mens den sidste blok er fyldt med mere komplekse matematiske operationer såsom division, multiplicere-akkumulere osv. En anden grenblok i udførelses-kernen fordobler antallet af samtidige grenovergange. core kan håndtere arbejde, hvilket er nyttigt i tilfælde, hvor to af de seks sendte kommandoer vedrører grenovergange. Intern test hos ARM har vist ydeevnefordele ved at bruge denne anden grenblok.
Andre kerneændringer inkluderer tilføjelsen af en anden AES-krypteringspipeline, øget hukommelsesbåndbredde, en forbedret næste generations dataforhentningsmotor for at forbedre strømeffektiviteten, samtidig med at systemets DRAM-gennemløb øges, cache-optimeringer og mere.
De største gevinster ses i Cortex-A77 i heltals- og flydende kommaoperationer. Dette understøttes af ARMs interne SPEC-benchmarks, som viser præstationsgevinster på henholdsvis 20 % og 35 % i heltal- og flydende kommaoperationer. Hukommelsesbåndbreddeforbedringer er et sted i intervallet 15-20 %. Samlet set er optimeringer og ændringer af A77 i gennemsnit en stigning på 20 procent i ydeevnen sammenlignet med den forrige generation. Med nyere teknologinormer som 7nm ULV kan vi opnå yderligere fordele i endelige chips.
ARM udviklede Cortex-A77 til at fungere i en 4+4 big.LITTLE kombination (4 kraftige kerner og 4 simple energieffektive). Men i betragtning af det øgede areal af den nye arkitektur kan mange producenter, for at spare penge, introducere 1+3+4 eller 2+2+4 kombinationer, som allerede praktiseres aktivt, hvor kun en eller to kerner vil være fuldgyldig, ubeskåret A77.
Kilde: 3dnews.ru