Libre-SOC-projektet, som udvikler en åben chip med en hybridarkitektur i CDC 6600-stilen, hvor CPU-, VPU- og GPU-instruktionerne ikke adskilles og tilbydes i én ISA for at reducere størrelsen og kompleksiteten af chippen. , har nået det stadie, hvor den første testprøve overføres til produktion. Projektet blev oprindeligt udviklet under navnet Libre RISC-V, men blev omdøbt til Libre-SOC efter beslutningen om at erstatte RISC-V med OpenPOWER 3.0 instruktionssætarkitekturen (ISA).
Projektet har til formål at skabe et komplet, fuldstændig åbent og royaltyfrit system på en chip (SoC), der kan bruges i singleboard-computere, netbooks og forskellige bærbare enheder. Ud over de CPU-specifikke instruktioner og generelle registre giver Libre-SOC mulighed for at udføre vektoroperationer og specialiserede beregninger, der er typiske for VPU'er og GPU'er i en enkelt processorfunktionsblok. Chippen bruger OpenPOWER-instruktionssæt-arkitekturen, Simple-V-udvidelsen med instruktioner til vektorisering og parallel behandling af data, samt specialiserede instruktioner til ARGB-konvertering og almindelige 3D-operationer.
GPU-instruktioner er fokuseret på brug med Vulkan grafik API, og VPU på acceleration af YUV-RGB konvertering og afkodning af MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis-formater og Opus. En gratis driver er ved at blive udviklet til Mesa, der bruger Libre-SOC's muligheder til at levere en hardwareaccelereret softwareimplementering af Vulkan grafik API. For eksempel kan Vulkan shaders oversættes ved hjælp af en JIT-motor til at udføre ved hjælp af specialiserede instruktioner, der er tilgængelige i Libre-SOC.
I den næste testprototype planlægger de at implementere SVP64-udvidelsen (Variable-Length Vectorisation), der gør det muligt at bruge Libre-SOC som en vektorprocessor (udover 32 64-bit registre til generelle formål, vil 128 registre blive leveret til vektorberegninger). Den første prototype omfatter kun én kerne, der kører på 300 MHz, men inden for to år er det planen at udgive en 4-core version, derefter en 8-core version og på sigt en 64-core version.
Den første batch af chippen vil blive produceret af TSMC ved hjælp af 180nm procesteknologi. Alle udviklinger af projektet distribueres under gratis licenser, inklusive filer i GDS-II-formatet med en beskrivelse af chippens komplette topologi, tilstrækkeligt til at starte din egen produktion. Libre-SOC bliver den første fuldstændig uafhængige chip baseret på Power-arkitekturen, der ikke er fremstillet af IBM. Udviklingen brugte nMigen-hardwarebeskrivelsessproget (HDL baseret på Python, uden brug af VHDL og Verilog), FlexLib-standardcellebibliotekerne fra Chips4Makers-projektet og det gratis Coriolis2 VLSI-værktøjssæt til konvertering fra HDL til GDS-II.
Udviklingen af Libre-SOC blev finansieret af NLnet Foundation, som tildelte 400 tusind euro til at skabe en helt åben chip som en del af et program til at skabe verificerbare og troværdige grundlæggende tekniske løsninger. Chippen har en størrelse på 5.5x5.9 mm og inkluderer 130 tusind logiske porte. Den består af fire 4KB SRAM-moduler og en 300 MHz Phase-locked loop (PLL) enhed.
Kilde: opennet.ru