I morges i Seoul, Sydkorea, afholdt Intel begivenheden "Memory and Storage Day 2019" dedikeret til fremtidige planer på hukommelses- og solid-state drive-markedet. Der talte virksomhedsrepræsentanter om fremtidige Optane-modeller, fremskridt i udviklingen af fem-bit PLC NAND (Penta Level Cell) og andre lovende teknologier, som det planlægger at fremme i løbet af de kommende år. Intel talte også om sit ønske om at introducere ikke-flygtig RAM i stationære computere på lang sigt og om nye modeller af velkendte SSD'er til dette segment.
Den mest uventede del af Intels præsentation om igangværende udvikling var historien om PLC NAND - en endnu mere tæt type flash-hukommelse. Virksomheden understreger, at den samlede mængde data produceret i verden i løbet af de seneste to år er fordoblet, så drev baseret på fire-bit QLC NAND ser ikke længere ud til at være en god løsning på dette problem - industrien har brug for nogle muligheder med højere lagertæthed. Outputtet skal være Penta-Level Cell (PLC) flashhukommelse, som hver celle gemmer fem bits data på én gang. Således vil hierarkiet af flashhukommelsestyper snart ligne SLC-MLC-TLC-QLC-PLC. Den nye PLC NAND vil være i stand til at gemme fem gange flere data sammenlignet med SLC, men selvfølgelig med lavere ydeevne og pålidelighed, da controlleren skal skelne mellem 32 forskellige ladetilstande i cellen for at skrive og læse fem bit .
Det er værd at bemærke, at Intel ikke er alene i sin søgen efter at lave endnu tættere flashhukommelse. Toshiba talte også om planerne om at skabe PLC NAND under Flash Memory Summit, der blev afholdt i august. Intels teknologi er dog væsentlig anderledes: Virksomheden bruger flydende-gate-hukommelsesceller, mens Toshibas design er bygget op omkring ladningsfælde-baserede celler. Med stigende informationslagringstæthed synes en flydende port at være den bedste løsning, da den minimerer den gensidige påvirkning og flow af ladninger i cellerne og gør det muligt at læse data med færre fejl. Med andre ord er Intels design bedre egnet til at øge tætheden, hvilket bekræftes af testresultater af kommercielt tilgængelige QLC NAND lavet ved hjælp af forskellige teknologier. Sådanne test viser, at datanedbrydning i QLC-hukommelsesceller baseret på en flydende gate sker to til tre gange langsommere end i QLC NAND-celler med en ladningsfælde.
På den baggrund ser informationen om, at Micron besluttede sig for at dele sin flashhukommelsesudvikling med Intel, blandt andet på grund af ønsket om at skifte til at bruge ladefældeceller, ganske interessant ud. Intel forbliver forpligtet til den originale teknologi og implementerer den systematisk i alle nye løsninger.
Ud over PLC NAND, som stadig er under udvikling, har Intel til hensigt at øge lagringstætheden af information i flash-hukommelse ved at bruge andre, mere overkommelige teknologier. Virksomheden bekræftede især den forestående overgang til masseproduktion af 96-lags QLC 3D NAND: den vil blive brugt i et nyt forbrugerdrev .
Dette vil blive efterfulgt af mestring af produktionen af 144-lags QLC 3D NAND - det vil ramme produktionsdrev næste år. Det er mærkeligt, at Intel hidtil har afvist enhver hensigt om at bruge tredobbelt lodning af monolitiske krystaller, så mens 96-lags-designet involverer vertikal samling af to 48-lags krystaller, vil 144-lags teknologien tilsyneladende være baseret på 72-lags krystaller. "halvfabrikata".
Sammen med stigningen i antallet af lag i QLC 3D NAND-krystaller, har Intel-udviklere endnu ikke til hensigt at øge kapaciteten af krystallerne selv. Baseret på 96- og 144-lags teknologier vil de samme terabit-krystaller blive produceret som den første generation af 64-lags QLC 3D NAND. Dette skyldes ønsket om at give SSD'er baseret på det et acceptabelt ydeevneniveau. De første SSD'er, der bruger 144-lags hukommelse, vil være Arbordale+ serverdrev.
Kilde: 3dnews.ru