Teknisk dokumentation tydeliggjorde layoutet af Ryzen 4000: to CCD'er, en CCX i CCD, 32 MB L3 i CCX

I aftes dukkede et teknisk dokument op på internettet, der beskriver nogle af egenskaberne ved de forventede Ryzen 4000-processorer bygget på Zen 3-mikroarkitekturen. Generelt bragte det ingen særlige afsløringer, men det bekræftede mange af de antagelser, der blev gjort tidligere. .

Teknisk dokumentation tydeliggjorde layoutet af Ryzen 4000: to CCD'er, en CCX i CCD, 32 MB L3 i CCX

Ifølge dokumentationen vil Ryzen 4000-processorer (kodenavn Vermeer) beholde det chiplet-layout, der blev introduceret i deres forgængere af Zen 2-generationen. Fremtidige masseprocessorer vil, som det tidligere var tilfældet, have en I/O-chiplet og en eller to CCD'er ( Core Complex Die) - chiplets, der indeholder computerkerner.

Den vigtigste forskel mellem Zen 3-processorer vil være CCD'ens interne struktur. Mens hver CCD i øjeblikket indeholder to quad-core CCX (Core Complex), som hver har sit eget 3 MB L16-cache-segment, vil Ryzen 4000-chiplets bestå af en otte-core CCX. Mængden af ​​L3-cache i hver CCX vil blive øget fra 16 til 32 MB, men dette vil naturligvis ikke føre til en ændring i den samlede cachehukommelseskapacitet. Processorer i Ryzen 4000-serien med otte kerner, som nu vil have én CCD-chiplet, vil modtage en 32 MB L3-cache, og 16-kernede CPU'er med to CCD-chiplets vil have en 64 MB L3-cache, der er sammensat af to segmenter.

Teknisk dokumentation tydeliggjorde layoutet af Ryzen 4000: to CCD'er, en CCX i CCD, 32 MB L3 i CCX

Der er ingen grund til at forvente ændringer i volumen af ​​L2-cachen: hver processorkerne vil have 512 KB cache på andet niveau.

Dog vil en forstørrelse af CCX have en indlysende indflydelse på ydeevnen. Hver af kernerne i Zen 3 vil have direkte adgang til en større del af L3-cachen, og derudover vil flere kerner kunne kommunikere direkte uden om Infinity Fabric. Dette betyder, at Zen XNUMX vil reducere inter-core kommunikationsforsinkelse og reducere ydeevnepåvirkningen af ​​den begrænsede båndbredde af processorens Infinity Fabric-bus, hvilket betyder, at IPC-indikatoren (instruktioner udført pr. clock) i sidste ende vil stige.

Samtidig taler vi ikke om nogen stigning i antallet af kerner i forbrugerprocessorer. Det maksimale antal CCD-chiplets i Ryzen 4000 vil være begrænset til to, så det maksimale antal kerner i processoren vil ikke kunne overstige 16.

Teknisk dokumentation tydeliggjorde layoutet af Ryzen 4000: to CCD'er, en CCX i CCD, 32 MB L3 i CCX

Der forventes heller ingen grundlæggende ændringer med hukommelsesstøtte. Som det følger af dokumentet, vil den maksimale officielt understøttede tilstand for Ryzen 4000 forblive DDR4-3200.

Dokumentationen giver ingen detaljer om sammensætningen af ​​modeludvalget og frekvenserne af de processorer, der er inkluderet i det. Mere detaljerede oplysninger vil tilsyneladende blive kendt den 8. oktober, hvor AMD afholder en særlig begivenhed dedikeret til Ryzen 4000-processorer og Zen 3-mikroarkitekturen.

Kilde:



Kilde: 3dnews.ru

Tilføj en kommentar