I dag Samsung Electronics om planer for udvikling af tekniske processer til fremstilling af halvledere. Virksomheden anser skabelsen af digitale projekter af eksperimentelle 3-nm-chips baseret på patenterede MBCFET-transistorer for at være den vigtigste nuværende præstation. Disse er transistorer med flere horisontale nanopage-kanaler i vertikale FET-gates (Multi-Bridge-Channel FET).
Som en del af en alliance med IBM udviklede Samsung en lidt anderledes teknologi til produktion af transistorer med kanaler helt omgivet af porte (GAA eller Gate-All-Around). Det var meningen, at kanalerne skulle laves tynde i form af nanotråde. Efterfølgende gik Samsung væk fra denne ordning og patenterede en transistorstruktur med kanaler i form af nanosider. Denne struktur giver dig mulighed for at kontrollere transistorernes karakteristika ved at manipulere både antallet af sider (kanaler) og ved at justere bredden af siderne. For klassisk FET-teknologi er en sådan manøvre umulig. For at øge effekten af en FinFET-transistor er det nødvendigt at gange antallet af FET-finner på underlaget, og dette kræver areal. Karakteristikaene for MBCFET-transistoren kan ændres inden for en fysisk gate, som du skal indstille bredden af kanalerne og deres antal for.
Tilgængeligheden af et digitalt design (tapet ud) af en prototypechip til produktion ved hjælp af GAA-processen gjorde det muligt for Samsung at bestemme grænserne for MBCFET-transistorernes muligheder. Man skal huske på, at dette stadig er computermodelleringsdata, og den nye tekniske proces kan først bedømmes endeligt, efter at den er blevet lanceret i masseproduktion. Der er dog et udgangspunkt. Virksomheden sagde, at overgangen fra 7nm-processen (naturligvis den første generation) til GAA-processen vil give en 45% reduktion i matricearealet og en 50% reduktion i forbruget. Hvis du ikke sparer på forbruget, kan produktiviteten øges med 35 %. Tidligere så Samsung besparelser og produktivitetsgevinster, når de gik over til 3nm-processen adskilt med kommaer. Det viste sig, at det enten var det ene eller det andet.
Virksomheden anser forberedelsen af en offentlig cloud-platform for uafhængige chipudviklere og fabelløse virksomheder for at være et vigtigt punkt i populariseringen af 3nm-procesteknologien. Samsung skjulte ikke udviklingsmiljøet, projektverifikationen og bibliotekerne på produktionsservere. SAFE-platformen (Samsung Advanced Foundry Ecosystem Cloud) vil være tilgængelig for designere over hele verden. SAFE cloud-platformen blev skabt med deltagelse af så store offentlige cloud-tjenester som Amazon Web Services (AWS) og Microsoft Azure. Udviklere af designsystemer fra Cadence og Synopsys leverede deres designværktøjer inden for SAFE. Dette lover at gøre det nemmere og billigere at skabe nye løsninger til Samsung-processer.
For at vende tilbage til Samsungs 3nm procesteknologi, lad os tilføje, at virksomheden præsenterede den første version af sin chipudviklingspakke - 3nm GAE PDK Version 0.1. Med dens hjælp kan du begynde at designe 3nm-løsninger i dag, eller i det mindste forberede dig på at møde denne Samsung-proces, når den bliver udbredt.
Samsung annoncerer sine fremtidsplaner som følger. I anden halvdel af dette år vil masseproduktion af chips ved hjælp af 6nm-processen blive lanceret. Samtidig afsluttes udviklingen af 4nm procesteknologien. Udviklingen af de første Samsung-produkter, der bruger 5nm-processen, vil blive afsluttet i efteråret, og produktionen lanceres i første halvdel af næste år. Inden udgangen af dette år vil Samsung også færdiggøre udviklingen af 18FDS-procesteknologien (18 nm på FD-SOI-wafere) og 1-Gbit eMRAM-chips. Procesteknologier fra 7 nm til 3 nm vil bruge EUV-scannere med stigende intensitet, hvilket får hver nanometer til at tælle. Længere på vej ned vil hvert skridt blive taget med en kamp.
Kilde: 3dnews.ru