Rostec State Corporation og teknologivirksomheden Yadro (ICS Holding) har til hensigt at udvikle og begynde produktionen af en ny processor til bærbare computere, pc'er og servere, baseret på RISC-V-arkitekturen, inden 2025. Det er planlagt at udstyre arbejdspladser i Rostec-afdelinger og -institutioner i Uddannelses- og Videnskabsministeriet, Undervisningsministeriet og Sundhedsministeriet i Den Russiske Føderation med computere baseret på den nye processor. 27,8 milliarder rubler vil blive investeret i projektet (inklusive 9,8 milliarder fra det føderale budget), hvilket er mere end de samlede investeringer i produktionen af Elbrus- og Baikal-processorer. I overensstemmelse med forretningsplanen planlægger de i 2025 at sælge 60 tusinde systemer baseret på nye processorer og tjene 7 milliarder rubler for dette.
Siden 2019 har Yadro, en server- og lagringsvirksomhed, ejet Syntacore, som er en af de ældste udviklere af specialiserede åbne og kommercielle RISC-V IP-kerner (IP Core), og også er en af grundlæggerne af non-profit organisationen RISC-V International, der fører tilsyn med udviklingen af RISC-V instruktionssætarkitekturen. Der er således mere end nok ressourcer, erfaring og kompetence til at skabe en ny RISC-V-chip.
Det rapporteres, at chippen, der udvikles, vil omfatte en 8-core processor, der opererer ved 2 GHz. Til produktion er det planlagt at bruge den 12 nm tekniske proces (til sammenligning planlægger Intel i 2023 at producere en chip baseret på SiFive P550 RISC-V kernen ved hjælp af 7 nm teknologi, og i 2022 i Kina forventes det at producere XiangShan chippen , også opererer ved en frekvens på 2 GHz, ved hjælp af den tekniske proces 14 nm).
Syntacore tilbyder i øjeblikket licensering af RISC-V SCR7-kernen, velegnet til brug i forbrugercomputere og understøtter brugen af Linux-baserede systemer. SCR7 implementerer RISC-V RV64GC instruktionssæt-arkitekturen og inkluderer en virtuel hukommelsescontroller med understøttelse af hukommelsesside, MMU, L1/L2-caches, flydende komma-enhed, tre privilegieniveauer, AXI4- og ACE-kompatible grænseflader og SMP-understøttelse (op til 8 kerner).
Hvad angår software, udvikles RISC-V-understøttelse med succes i Debian GNU/Linux. Derudover annoncerede Canonical i slutningen af juni dannelsen af færdige builds af Ubuntu 20.04 LTS og 21.04 til RISC-V-kortene SiFive HiFive Unmatched og SiFive HiFive Unleashed. RISC-V er også for nylig blevet overført til Android-platformen. Det er bemærkelsesværdigt, at Yadro har været Silver-medlem af Linux Foundation siden 2017 og også er medlem af OpenPOWER Foundation-konsortiet, som promoverer OpenPOWER-instruktionssætarkitekturen (ISA).
Husk, at RISC-V leverer et åbent og fleksibelt maskininstruktionssystem, der gør det muligt at bygge mikroprocessorer til vilkårlige applikationer uden at kræve royalties eller pålægge brugsbetingelser. RISC-V giver dig mulighed for at oprette helt åbne SoC'er og processorer. På nuværende tidspunkt, baseret på RISC-V-specifikationen, udvikler forskellige virksomheder og samfund under forskellige gratis licenser (BSD, MIT, Apache 2.0) flere dusin varianter af mikroprocessorkerner, SoC'er og allerede producerede chips. Operativsystemer med højkvalitetsunderstøttelse af RISC-V inkluderer GNU/Linux (til stede siden udgivelserne af Glibc 2.27, binutils 2.30, gcc 7 og Linux-kernen 4.15) og FreeBSD.
Kilde: opennet.ru