{"id":102428,"date":"2021-11-30T15:36:39","date_gmt":"2021-11-30T13:36:41","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl"},"modified":"2021-11-30T15:36:39","modified_gmt":"2021-11-30T13:36:41","slug":"vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","status":"publish","type":"post","link":"https:\/\/prohoster.info\/da\/blog\/news\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","title":{"rendered":"Vortex \u2014 open GPGPU baseret p\u00e5 RISC-V arkitekturen, kompatibel med OpenCL","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
En gruppe forskere fra Georgia Institute of Technology udvikler forskningsprojektet Vortex, der tilbyder en \u00e5ben GPGPU baseret p\u00e5 RISC-V instruktionss\u00e6ttet, m\u00e5lrettet mod parallelle beregninger ved hj\u00e6lp af OpenCL API og SIMT (Single Instruction, Multiple Threads) udf\u00f8relsesmodel, samt forskning inden for 3D-grafik og udvikling af nye GPU-arkitekturer. Projektet er stadig p\u00e5 prototype stadiet, som fungerer ved hj\u00e6lp af FPGA. Skemaer, beskrivelser af hardwareblokke p\u00e5 Verilog, simulatorer, drivere og relateret projektdokumentation distribueres under BSD-licensen. <\/p>\n
I sin nuv\u00e6rende form tilbydes en standard ISA RISC-V, udvidet med nogle ekstra instruktioner n\u00f8dvendige for at underst\u00f8tte GPU-funktioner og tr\u00e5dledelse. I udviklingen har projektforfatterne fors\u00f8gt at minimere \u00e6ndringerne i RISC-V instruktionss\u00e6ttet ved at anvende eksisterende vektor-instruktioner, s\u00e5 meget som muligt. En lignende tilgang anvendes ogs\u00e5 i RV64X projektet, som ogs\u00e5 udvikler en \u00e5ben GPU baseret p\u00e5 RISC-V teknologier.
<\/center> <\/p>\n
Mulighederne for Vortex's grafikbehandling er stadig begr\u00e6nsede. Support for OpenGL ES er blevet annonceret p\u00e5 basis af Vortex, men i selve GPU'en er der kun implementeret instruktionen «tex» til acceleration af teksturbehandling, som udf\u00f8res p\u00e5 fragmentshader-niveau. Den indbyggede rasterizer mangler \u2014 al behandling af geometriske operationer udf\u00f8res af den systematiske CPU, mens basisprimitiver for punkter, linjer og trekanter samt behandling af fragmenter, dybde og gennemsigtighed er implementeret ved hj\u00e6lp af OpenCL-kernen.
<\/center> <\/p>\n
I fremtiden planl\u00e6gges det at implementere grafisk specifikke ISA-udvidelser, tilf\u00f8je underst\u00f8ttelse for CUDA og Vulkan API'er samt udvidelser til at accelerere maskinl\u00e6ringssystemer og dataanalyse. Til udvikling af applikationer tilbydes v\u00e6rkt\u00f8jer, der inkluderer Vortex-tilpassede versioner af PoCL (kompilator og runtime OpenCL), LLVM\/Clang, GCC og Binutils. Simulering af chipens arbejde underst\u00f8ttes ved hj\u00e6lp af Verilator (Verilog simulator) og SimX (software simulering).
<\/center> <\/p>\n
Hovedfunktioner i Vortex: <\/p>\n
\n
Underst\u00f8ttelse af RISC-V RV32IMF instruktionss\u00e6t arkitektur.\n
Skalering af chippen op til 64 kerner med valgfri L2 og L3 caches.\n
Hver kerne kan udf\u00f8re 1024 tr\u00e5de og arbejde ved en frekvens p\u00e5 250 MHz.\n
Den maksimale beregningskraft vurderes til 128 Gflops, og b\u00e5ndbredden for hukommelsen er 16 GB\/s. En 32-kernet l\u00f8sning, der k\u00f8rer ved 200 Mhz, baseret p\u00e5 FPGA Altera Stratix 10, viste en ydeevne p\u00e5 25,6 GFlops.\n
Underst\u00f8ttelse af standarden OpenCL 1.2.\n
Mulighed for implementering baseret p\u00e5 FPGA Intel Arria 10 og Intel Stratix 10. <\/ul>\n
![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/b28015da9f9188f87f402a8b14ee070b.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/a12215387481ff353fb2fd4454c286da.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/d0b801f648a6863f190ec62c4a36fb6a.jpg\")
<\/center> <\/p>\n