{"id":34408,"date":"2019-10-31T21:58:10","date_gmt":"2019-10-31T18:58:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov\/"},"modified":"2019-10-31T21:58:10","modified_gmt":"2019-10-31T18:58:10","slug":"obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/da\/blog\/administrirovanie\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","title":{"rendered":"Diskussion: OpenROAD-projektet har til hensigt at l\u00f8se udfordringen med automatisering af procesdesign.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Diskussion:<\/a><\/noindex>
\nFoto \u2014 Pexels<\/a><\/noindex> \u2014 CC BY<\/i><\/p>\n

If\u00f8lge data<\/a><\/noindex> PWC, markedet for halvlederteknologi vokser \u2014 sidste \u00e5r n\u00e5ede det op p\u00e5 481 milliarder dollars. Men v\u00e6ksten er i de seneste tider aftaget.<\/a><\/noindex>Blandt \u00e5rsagerne til nedgangen er kompleksiteten i enhedsdesignprocesser og mangel p\u00e5 automatisering.
\n<\/a><\/noindex>
\nFor et par \u00e5r siden n\u00e6vnte ingeni\u00f8rer fra Intel skrevet<\/noindex>, at man ved design af h\u00f8jtydende mikroprocessorer skal bruge 100\u2013150 separate softwarev\u00e6rkt\u00f8jer (EDA<\/a><\/noindex>). Situationen kan forv\u00e6rres i tilf\u00e6ldet med heterogene enheder, hvis arkitektur inkluderer flere forskellige typer chips \u2014 ASIC, FPGA, CPU eller GPU. Resultatet er designfejl, der forsinker produktudgivelser.<\/p>\n

P\u00e5 trods af det store antal hj\u00e6lpev\u00e6rkt\u00f8jer er der stadig dele af arbejdet, som ingeni\u00f8rerne er n\u00f8dt til at udf\u00f8re manuelt. Forfatterne af bogen \u201cAdvanced Logic Synthesis<\/a><\/noindex>\u201d siger, at designere nogle gange Bridgewater<\/a><\/noindex> skal skrive scripts i Skill eller Python for at generere biblioteker med celle<\/a><\/noindex>.<\/p>\n

. Der skrives ogs\u00e5 scripts til at parse rapporter, der genereres af EDA-systemer. Ved udvikling af en chip med 22-nm teknologiprocessen kan disse rapporter fylde op til 30 terabyte.<\/i><\/p><\/blockquote>\n

\nFor at l\u00f8se situationen og fors\u00f8ge at standardisere designprocesserne har DARPA besluttet at indf\u00f8re en fem\u00e5rig program mener<\/a><\/noindex>OpenROAD teknisk support til kunder.<\/a><\/noindex> , hvis m\u00e5l er at udvikle nye v\u00e6rkt\u00f8jer til automatisering af designprocesserne for chips. Hvad er programmet<\/a><\/noindex>Programmet involverer flere projekter, der bruger maskinl\u00e6ring og cloud-teknologier til at automatisere forskellige faser af chip-designet. Som en del af initiativet<\/p>\n

(skema 1) over ti v\u00e6rkt\u00f8jer. Nedenfor vil vi g\u00e5 mere i detaljer med nogle af dem: Flow Runner, RePlAce, TritonCTS, OpenSTA.<\/h2>\n

\nFlow Runner udvikles<\/a><\/noindex> \u2014 er et v\u00e6rkt\u00f8j til styring af RTL- og GDSII-biblioteker. Sidstn\u00e6vnte er databaser, der udg\u00f8r industristandarder for udveksling af information om integrerede kredsl\u00f8b og deres topologier. L\u00f8sningen er baseret p\u00e5 containerteknologi fra Docker. Flow Runner kan k\u00f8res b\u00e5de i en cloud-milj\u00f8 og lokalt. Installationsvejledningen findes i det officielle repository.<\/p>\n

RePlAce<\/b> RePlAce p\u00e5 GitHub<\/a><\/noindex>.<\/p>\n

RePlAce<\/b> \u2014 en cloud-l\u00f8sning baseret p\u00e5 maskinl\u00e6ring, der h\u00e5ndterer placeringen af komponenter p\u00e5 chips og automatisering af sporing. If\u00f8lge nogle kilder<\/noindex>, \u00f8ger intelligente algoritmer effektiviteten af v\u00e6rkt\u00f8jet med 2\u201310% sammenlignet med klassiske systemer. Derudover forenkler implementeringen i skyen skalering. En guide til installation og ops\u00e6tning findes ogs\u00e5 i lageret<\/a><\/noindex>.<\/p>\n

TritonCTS<\/b> \u2014 et v\u00e6rkt\u00f8j til optimering af klokkepulser sendt til chippen. Det hj\u00e6lper med at rute synkroniseringstestsignaler til alle dele af enheden med ensartede forsinkelser. Driftsprincippet er baseret p\u00e5 H-tr\u00e6er<\/a><\/noindex>. Denne tilgang forbedrer<\/a><\/noindex> effektiviteten af signalfordelingen med 30% sammenlignet med traditionelle metoder. Udviklerne siger, at dette tal i fremtiden kan \u00f8ges til 56%. Kildekoden og scripts til TritonCTS er tilg\u00e6ngelige p\u00e5 GitHub<\/a><\/noindex>.<\/p>\n

OpenSTA<\/b> \u2014 en motor til statisk tidsanalyse. Den giver udvikleren mulighed for at kontrollere chipens funktionalitet, f\u00f8r den faktisk bliver samlet. Eksempel p\u00e5 kode i OpenSTA ud<\/a><\/noindex> ser s\u00e5dan ud.<\/p>\n

@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib\nread_verilog example1.v\nlink_design top\nset_timing_derate -early 0.9\nset_timing_derate -early 1.1\nset_timing_derate -late 1.1\ncreate_clock -name clk -period 10 {clk1 clk2 clk3}\nset_input_delay -clock clk 0 {in1 in2}\n# rapporter alle hj\u00f8rner\n<\/code><\/pre>\n
\nV\u00e6rkt\u00f8jet underst\u00f8tter netlist-beskrivelser af kode i Verilog, biblioteker i Liberty-format, SDC-filer og mere.<\/p>\n
Fordele og ulemper<\/h2>\n
\nEksperter fra IBM og IEEE prognoserne<\/a><\/noindex>, mener, at cloud-teknologier og maskinl\u00e6ring tidligere burde implementeres i chipproduktion. If\u00f8lge dem kan DARPA-projektet blive et godt eksempel p\u00e5 realiseringen af denne id\u00e9 og l\u00e6gge<\/a><\/noindex> grundlaget for \u00e6ndringer i industrien.<\/p>\n
Det forventes ogs\u00e5, at den \u00e5bne natur af OpenROAD vil skabe et st\u00e6rkt f\u00e6llesskab omkring v\u00e6rkt\u00f8jerne og tiltr\u00e6kke nye startups.<\/p>\n
\"Diskussion:
\nFoto \u2014 Pexels<\/noindex> \u2014 CC BY<\/i><\/p>\n
Der er allerede deltagere \u2014 laboratoriet, der arbejder p\u00e5 chipudvikling ved Michigan University, vil v\u00e6re den f\u00f8rste<\/a><\/noindex>, der tester de \u00e5bne v\u00e6rkt\u00f8jer fra OpenROAD. Men det er endnu uvist, om de nye l\u00f8sninger kan have en m\u00e6rkbar indflydelse p\u00e5 omkostningerne ved de endelige produkter.<\/p>\n
Generelt forventes det, at de v\u00e6rkt\u00f8jer, der udvikles under DARPA's ledelse, vil have en positiv indvirkning p\u00e5 processorindustrien, og vi vil se flere nye projekter i dette omr\u00e5de. Et eksempel kan v\u00e6re v\u00e6rkt\u00f8jet gEDA<\/a><\/noindex> \u2014 det giver mulighed for at designe chips med et ubegribelig antal komponenter. gEDA inkluderer v\u00e6rkt\u00f8jer til redigering og modellering af kredsl\u00f8b og layout. L\u00f8sningen er udviklet til UNIX-platforme, men flere af dens komponenter fungerer ogs\u00e5 under Windows. En vejledning til at arbejde med dem kan findes i dokumentationen p\u00e5 projektets hjemmeside<\/a><\/noindex>.<\/p>\n
De frit tilg\u00e6ngelige v\u00e6rkt\u00f8jer giver uafh\u00e6ngige organisationer og startups flere muligheder. Der er en sandsynlighed for, at nye OpenROAD-tilgange til udvikling af EDA-v\u00e6rkt\u00f8jer og fremstilling af chips over tid kan blive branchestandard.<\/p>\n
\nHvad vi skriver om p\u00e5 vores virksomhedblog:<\/p>\n