{"id":99704,"date":"2021-04-12T16:22:52","date_gmt":"2021-04-12T14:22:52","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga"},"modified":"2021-04-12T16:22:52","modified_gmt":"2021-04-12T14:22:52","slug":"inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","status":"publish","type":"post","link":"https:\/\/prohoster.info\/da\/blog\/news\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","title":{"rendered":"Initiativet til at udvikle \u00e5bne projekter til FPGA","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Det er blevet annonceret dannelsen af den nye non-profit organisation Open-Source FPGA Foundation (OSFPGA), der har til form\u00e5l at udvikle, promovere og skabe et milj\u00f8 for samarbejdende udvikling af \u00e5bne hardware- og softwarel\u00f8sninger relateret til brugen af programmerbare logiske kredsl\u00f8b FPGA (Field Programmable Gate Array), som tillader genprogrammering af logikken efter chipproduktionen. N\u00f8gleoperationer (AND, NAND, OR, NOR og XOR) i s\u00e5danne chips realiseres ved hj\u00e6lp af logiske porte (switches), der har mange indgange og \u00e9n udgang, hvor forbindelseskonfigurationen kan \u00e6ndres programm\u00e6ssigt. <\/p>\n
Blandt stifterne af OSFPGA-organisationen er nogle fremtr\u00e6dende forskere inden for FPGA-teknologier fra virksomheder og projekter som EPFL, QuickLogic, Zero ASIC og GSG Group. Under den nye organisations vinger vil der blive udviklet et s\u00e6t af \u00e5bne og gratis v\u00e6rkt\u00f8jer til hurtig prototyping baseret p\u00e5 FPGA-chips og st\u00f8tte til elektronisk designautomatisering (EDA). Organisationen vil ogs\u00e5 overv\u00e5ge det f\u00e6lles udviklingsarbejde omkring \u00e5bne standarder for FPGA, hvilket giver virksomhederne en neutral platform til erfaringsudveksling og teknologioverf\u00f8rsel. <\/p>\n
Det forventes, at med OSFPGA's aktiviteter vil chipproducenterne kunne reducere visse ingeni\u00f8rprocesser ved produktionen af FPGAer, at udviklerne af slutl\u00f8sninger vil f\u00e5 en klar tilpasset softwarestack til FPGA, og at der vil blive etableret samarbejde om at skabe nye h\u00f8jkvalitetsarkitekturer. Det bem\u00e6rkes, at de \u00e5bne v\u00e6rkt\u00f8jer, der tilbydes af OSFPGA, vil opretholde det h\u00f8jeste kvalitetsniveau, der svarer til eller overg\u00e5r kravene til industrielle standarder. <\/p>\n
Hovedm\u00e5lene for Open-Source FPGA Foundation: <\/p>\n
\n
At levere ressourcer og infrastruktur til udviklingen af et v\u00e6rkt\u00f8jss\u00e6t relateret til FPGA-hardware og software.\n
At fremme brugen af disse v\u00e6rkt\u00f8jer gennem afholdelse af forskellige arrangementer.\n
At sikre st\u00f8tte, udvikling og \u00e5benhed af v\u00e6rkt\u00f8jet til forskning i avancerede FPGA-arkitekturer samt relaterede software- og hardwareprojekter.\n
Vedligeholdelse af kataloget over offentligt tilg\u00e6ngelige FPGA-arkitekturer, designteknologier og plade designs, l\u00e5nt fra publikationer og patentbeskrivelser med udl\u00f8bet beskyttelse.\n
Forberedelse og adgang til undervisningsmaterialer, der hj\u00e6lper med at danne et f\u00e6llesskab af interesserede udviklere.\n
Forenkling af samarbejdet med chipproducenter for at reducere omkostningerne og forkorte test- og verificeringstiden for nye FPGA-arkitekturer og udstyr. <\/ul>\n
Relaterede open source v\u00e6rkt\u00f8jer til projektet: <\/p>\n
\n
OpenFPGA \u2014 et s\u00e6t til automatisering af design af elektroniske apparater (EDA) til FPGA, der underst\u00f8tter generering af indhold baseret p\u00e5 beskrivelser skrevet i Verilog.\n
1st CLaaS \u2014 et framework, der muligg\u00f8r brug af FPGA'er til at skabe hardwareacceleratorer til web- og cloud-applikationer.\n
Verilog-to-Routing (VTR) \u2014 et v\u00e6rkt\u00f8j, der g\u00f8r det muligt at danne konfigurationen af den valgte FPGA baseret p\u00e5 beskrivelser skrevet i Verilog.\n
Symbiflow \u2014 et v\u00e6rkt\u00f8j til udvikling af l\u00f8sninger baseret p\u00e5 FPGA Xilinx 7, Lattice iCE40, Lattice ECP5 og QuickLogic EOS S3.\n
Yosys \u2014 et framework til syntese af Verilog RTL til typiske anvendelsesomr\u00e5der.\n
EPFL \u2014 en samling af biblioteker til udvikling af logiske synteseapplikationer.\n
LSOracle \u2014 et lag oven p\u00e5 EPFL-bibliotekerne til optimering af resultaterne af logisk syntese.\n
Edalize \u2014 et v\u00e6rkt\u00f8j skrevet i Python til interaktion med systemer til automatisering af design af elektroniske apparater (EDA) og til generering af projektfiler for disse.\n
GHDL \u2014 en compiler, analyser, simulator og synthesizer til hardwarebeskrivelsessproget VHDL.\n
VerilogCreator \u2014 et plugin til QtCreator, der omdanner dette program til et udviklingsmilj\u00f8 for Verilog 2005.\n
FuseSoC \u2014 en pakkeadministrator til HDL-kode (Hardware Description Language) og et v\u00e6rkt\u00f8j til abstrahering af opbygningen for FPGA\/ASIC.\n
SOFA (Skywater Open-source FPGA) \u2014 et s\u00e6t af \u00e5bne FPGA IP (Intellectual Property), skabt ved hj\u00e6lp af Skywater PDK og OpenFPGA frameworket.\n
openFPGALoader \u2014 et v\u00e6rkt\u00f8j til programmering af FPGA'er.\n
LiteDRAM \u2014 en konfigurerbar IP Core til FPGA med en implementering af DRAM. <\/ul>\n
Der kan ogs\u00e5 n\u00e6vnes projektet Main_MiSTer, der g\u00f8r det muligt at simulere udstyr fra gamle spillekonsoller og klassiske computere ved hj\u00e6lp af FPGA-kortet DE10-Nano, tilsluttet en tv- eller computersk\u00e6rm. I mods\u00e6tning til at k\u00f8re emulatorer giver brugen af FPGA mulighed for at genskabe det originale hardwaremilj\u00f8, hvorp\u00e5 man kan k\u00f8re eksisterende system- og applikationsbilleder til gamle hardwareplatforme. \n Kilde: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"