Release Coreboot 4.14

Die Veröffentlichung des CoreBoot-Projekts 4.14 wurde vorgestellt, in dessen Rahmen eine freie Alternative zu proprietĂ€ren Firmware und BIOS entwickelt wird. An der Erstellung der neuen Version waren 215 Entwickler beteiligt, die 3660 Änderungen vorbereitet haben.

Hauptneuheiten:

  • Die anfĂ€ngliche UnterstĂŒtzung fĂŒr APU AMD Cezanne wurde implementiert und eine allgemeine Neustrukturierung des Codes zur UnterstĂŒtzung von AMD SoC durchgefĂŒhrt. Der standardisierte Code fĂŒr AMD SoC ermöglicht es, in dem Code fĂŒr AMD Cezanne bereits vorhandene Komponenten fĂŒr SoC Picasso zu nutzen.
  • Die UnterstĂŒtzung fĂŒr die Serverprozessoren Intel Xeon Scalable (Xeon-SP) der zweiten und dritten Generation – SkyLake-SP (SKX-SP) und CooperLake-SP (CPX-SP) – wurde stabilisiert und als bereit fĂŒr den Einsatz in der Praxis anerkannt. Der SKX-SP-Code wird zur UnterstĂŒtzung der OCP TiogaPass-Motherboards verwendet, wĂ€hrend CPX-SP fĂŒr OCP DeltaLake verwendet wird. Die Codebasis wurde optimiert und vereinheitlicht, um unterschiedliche Generationen von Xeon-SP zu unterstĂŒtzen.
  • Die UnterstĂŒtzung fĂŒr 42 Motherboards wurde hinzugefĂŒgt, von denen 25 auf GerĂ€ten mit Chrome OS oder auf Servern Google verwendet werden. Zu den nicht mit Google verbundenen Boards gehören:
    • AMD Bilby und AMD Majolica;
    • GIGABYTE GA-D510UD;
    • HP 280 G2;
    • Intel Alderlake-M RVP, Intel Alderlake-M RVP, Intel Elkhartlake LPDDR4x CRB und Intel shadowmountain;
    • Kontron COMe-mAL10;
    • MSI H81M-P33 (MS-7817 v1.2);
    • Pine64 ROCKPro64;
    • Purism Librem 14;
    • System76 darp5, galp3-c, gaze15, oryp5 und oryp6.
  • Die UnterstĂŒtzung fĂŒr die Intel Cannonlake U LPDDR4 RVP, Intel Cannonlake U LPDDR4 RVP und Google Boldar-Motherboards wurde eingestellt.
  • Ein zentraler ACPI GNVS-Rahmen wurde vorgestellt, der anstelle von SMI-Handlern APM_CNT_GNVS_UPDATE verwendet wird und jetzt zur Initialisierung von Standardelementen in ACPI GNVS-Tabellen verwendet wird.
  • Das Dateisystemformat CBFS, das zur Platzierung von Coreboot-Komponenten im Flash verwendet wird, wurde geĂ€ndert. Die Änderungen spiegeln die Vorbereitung auf die Implementierung der Möglichkeit wider, einzelne Dateien mit digitalen Signaturen zu versehen.

Quelle: opennet.ru

60GB SSD 8Gb DDR4