Das Libre-SOC-Projekt, das an einem offenen Chip mit einer hybriden Architektur im Stil der CDC 6600 arbeitet, hat die erste Testversion in die Produktionsphase überführt. Um die Größe und Komplexität des Chips zu reduzieren, werden die CPU-, VPU- und GPU-Anweisungen nicht getrennt, sondern in einem einzigen ISA angeboten. Ursprünglich wurde das Projekt unter dem Namen Libre RISC-V entwickelt, bevor es in Libre-SOC umbenannt wurde, nachdem beschlossen wurde, RISC-V durch die Verwendung der OpenPOWER 3.0-Befehlssatzarchitektur zu ersetzen.
Das Projekt zielt darauf ab, ein vollständiges, völlig offenes System-on-a-Chip (SoC) zu schaffen, das ohne Lizenzgebühren genutzt werden kann und in Einplatinencomputern, Netbooks und verschiedenen tragbaren Geräten eingesetzt wird. Neben den typischen CPU-Befehlen und allgemeinen Registern bietet Libre-SOC in einem einzigen funktionalen Prozessorblock die Möglichkeit, Vektoroperationen und spezialisierte Berechnungen durchzuführen, die normalerweise VPU und GPU vorbehalten sind. Der Chip verwendet die OpenPOWER-Befehlssatzarchitektur, die Simple-V-Erweiterung mit Anweisungen zur Vektorisierung und parallelen Datenverarbeitung sowie spezialisierte Anweisungen zur Umwandlung in ARGB und zur Durchführung typischer 3D-Operationen.
Die GPU-Anweisungen konzentrieren sich auf die Nutzung der Grafik-API Vulkan, während die VPU auf die Beschleunigung der YUV-RGB-Konvertierung und die Dekodierung von MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis und Opus abzielen. Für Mesa wird ein Open-Source-Treiber entwickelt, der die Möglichkeiten von Libre-SOC nutzt, um eine hardwarebeschleunigte Softwareimplementierung der Grafik-API Vulkan bereitzustellen. Zum Beispiel können Vulkan-Shader mithilfe einer JIT-Engine übersetzt werden, um die spezialisierten Anweisungen, die in Libre-SOC verfügbar sind, auszuführen.
Im nächsten Testprototyp wird geplant, die Erweiterung SVP64 (Variable-length Vectorisation) umzusetzen, die es ermöglicht, Libre-SOC als Vektorprozessor zu nutzen (neben 32 64-Bit-Allzweckregistern werden 128 Register für Vektorberechnungen zur Verfügung gestellt). Der erste Prototyp umfasst nur einen Kern, der mit 300 MHz arbeitet, aber innerhalb von zwei Jahren wird eine 4-Kern-Version erwartet, gefolgt von einer 8-Kern-Version und langfristig einer 64-Kern-Version.
Die erste Charge des Chips wird bei TSMC mit einem Fertigungsprozess von 180 nm hergestellt. Alle Ergebnisse des Projekts stehen unter freien Lizenzen zur Verfügung, einschließlich der GDS-II-Dateien, die eine vollständige Chip-Topologie beschreiben und ausreichend sind, um die eigene Produktion zu starten. Libre-SOC wird der erste vollständig unabhängige Chip auf Basis der Power-Architektur sein, der nicht von IBM hergestellt wird. Bei der Entwicklung wurde die Hardware-Beschreibungssprache nMigen (HDL basierend auf Python, ohne VHDL und Verilog) verwendet, die FlexLib-Bibliothek für Standardzellen aus dem Projekt Chips4Makers sowie das freie VLSI-Werkzeug Coriolis2 zur Umwandlung von HDL in GDS-II genutzt.
Die Entwicklung von Libre-SOC wurde von der NLnet Foundation finanziert, die 400.000 Euro für die Schaffung eines vollständig offenen Chips im Rahmen eines Programms zur Entwicklung überprüfbarer und vertrauenswürdiger grundlegender technischer Lösungen bereitgestellt hat. Der Chip hat eine Größe von 5,5 × 5,9 mm und umfasst 130.000 logische Gatter. Er enthält vier SRAM-Module mit je 4 KB und einen PLL-Block mit 300 MHz zur phasenautomatischen Frequenzanpassung.
Quelle: opennet.ru
