Das VeriGPU-Projekt zielt darauf ab, einen offenen GPU zu schaffen, der in der Beschreibungssprache und Modellsprache für elektronische Systeme Verilog entwickelt wird. Ursprünglich wird das Projekt mit einem Verilog-Simulator entwickelt, kann jedoch nach der Fertigstellung zur Produktion echter Chips verwendet werden. Die Ergebnisse des Projekts werden unter der MIT-Lizenz veröffentlicht.
VeriGPU wird als spezialisierter Prozessor (ASIC) positioniert, der zur Beschleunigung von Berechnungen im Zusammenhang mit Maschinenlern-Systemen optimiert ist. In den Plänen wird die Gewährleistung der Kompatibilität mit dem Framework für tiefes maschinelles Lernen, PyTorch, erwähnt, sowie die Möglichkeit der Anwendungsentwicklung für VeriGPU unter Verwendung der HIP-API (Heterogeneous-Compute Interface). Später könnte auch die Unterstützung anderer APIs, wie SYCL und NVIDIA CUDA, hinzugefügt werden.
Die GPU basiert auf dem RISC-V-Befehlssatz, jedoch ist die endgültige interne Architektur des GPU-Befehlssatzes nur schwach mit der RISC-V ISA kompatibel. Wenn das Design der GPU nicht mit der Vorstellung von RISC-V übereinstimmt, wird die Kompatibilität mit RISC-V nicht angestrebt. Der Entwicklungsfokus liegt auf den Anforderungen für Machine-Learning-Systeme. Daher wird zur Reduzierung der Größe und Komplexität der Chipmatrix lediglich das Floating-Point-Format BF16 verwendet und es sind nur die für das maschinelle Lernen relevanten Gleitkommaoperationen verfügbar, wie exp, log, tanh und sqrt.
Unter den bereits verfügbaren Komponenten werden der GPU-Controller, die APU (Accelerated Processing Unit) für ganzzahlige Operationen ('+', '-', '/', '*'), der Block für Gleitkommaoperationen ('+', '*') und der Block für die Sicherstellung von Verzweigungen genannt. Zur Erstellung von Anwendungen stehen ein Assembler und Unterstützung für die Codekompilierung in C++ auf Basis von LLVM zur Verfügung. Zu den geplanten Funktionen gehören die parallele Ausführung von Instruktionen, das Caching von Daten- und Instruktionsspeicher sowie SIMT-Operationen (Single Instruction Multiple Threads).
Quelle: opennet.ru
