Die Ausgabe des CoreBoot-Projekts vom 25.09. wurde veröffentlicht, das eine freie Alternative zu proprietären Firmware- und BIOS-Systemen entwickelt. Der Code des Projekts wird unter der GPLv2-Lizenz verteilt. Die neue Version umfasst 684 Änderungen, die von 110 Entwicklern vorbereitet wurden.
Wesentliche Änderungen:
- Unterstützung für Motherboards implementiert:
- ASROCK SPC741D8-2L2T/BCM.
- GIGABYTE GA_H81M_D2W.
- HP 260 G1 DM, HP Compaq Pro 6300 SFF/MT, HP ProDesk 600 G1 SFF.
- Intel Ptlrvp4es
- Lenovo ThinkPad T480/T480s.
- 11 Platinen, die in verschiedenen Geräten mit Chrome OS oder auf Servern Google.
- Der Ladevorgang von SPI Flash und Payload-Komponenten wurde erheblich beschleunigt. Beim Kompilieren im CONFIG_SSE-Modus werden im Entpackungscode, der auf dem LZMA-Algorithmus basiert, SSE-Instruktionen zur Vorabladung verwendet, die eine präventive Datenladung in den CPU-Cache ermöglichen, ohne den Entpackungsvorgang zu unterbrechen. Bei Tests der SPI-Schnittstelle mit einer Bandbreite von 100 Mbit/s auf mobilen Intel Sandy Bridge-CPUs konnte die Ladezeit um 46 ms reduziert und die Entpackungsgeschwindigkeit der Payload-Komponenten um 30% gesteigert werden.
Für Intel Panther Lake-Plattformen wird die Unterstützung für asynchrones Laden von Dateien bereitgestellt, das SPI DMA für das vorzeitige Laden der Datei fsps.bin nutzt, parallel zu anderen CPU-Aufgaben. Bei Fatcat-Geräten hat die vorgeschlagene Optimierung die Ladezeiten um 17-18 ms verkürzt. Die Effizienz der DMA-Operationen wurde erhöht. Eine neue Funktion zur Synchronisierung, cbfs_preload_wait_for_all(), wurde hinzugefügt, um asynchrone Operationen sicher abzuschließen, bevor die Speicher-Backends deaktiviert werden. Im Fast SPI DMA-Subsystem wurde eine tokenbasierte Datenübertragungswarteschlange implementiert, die Verzögerungen zwischen aufeinanderfolgenden DMA-Operationen minimiert und eine vorhersehbarere Ladeleistung gewährleistet.
- Die Möglichkeit zur Erkennung des Bootmodus wurde implementiert, wodurch Plattformen kritische Informationen über den Ladezustand in die Payload-Komponenten übermitteln können. Die Definition des normalen Bootmodus, des Low Battery-Modus und des Akku-Lademodus wird über die standardisierte Schnittstelle boot_mode_t unterstützt.
- Die Verwaltung von MTRR (Memory Type Range Registers) für den Videospeicher wurde überarbeitet, wodurch die Initialisierungszeit von FSP-S (Firmware Support Package — Silicon) durch die Verlagerung der MTRR WC (Write-Combine)-Einstellungen für den Videospeicher von den Logo-Zeichnungsfunktionen auf die Chip-Initialisierungsphase verkürzt wurde. Infolgedessen verringerte sich die Initialisierungszeit der Grafikschnittstelle von 123 auf 115 ms. Die Überarbeitung vereinfachte außerdem die Wartung des Codes durch die Trennung der MTRR-Verwaltung von den Funktionen zur Logo-Zeichnung.
- Im amdfwtool, einem Dienstprogramm für die Arbeit mit AMD-Firmware, wurde die Adressierungsverarbeitung verbessert und die Möglichkeiten zur Analyse der EFW-Struktur auf der Turin-Plattform erweitert.
- Das Dienstprogramm smmstoretool unterstützt jetzt variabel große Blöcke und Aliasing für GUID-Partitionstabellen im Secure Boot-Modus zur Verbesserung des UEFI-Variablenmanagements.
- Die Unterstützung für TPM wurde für verschiedene Plattformen mit CRB TPM erweitert, und die Integration von fTPM für AMD-Plattformen wurde verbessert.
- Die Logo-Zeichnung wurde verbessert.
- Die Kompatibilität mit dem Bochs Display-Treiber wurde verbessert.
- Die Stabilität des Dienstprogramms cbfstool beim Sortieren der FIT-Tabelle und bei Abbrüchen während der Komprimierungsoperationen wurde erhöht.
- Für Intel-, AMD-, MediaTek- und Qualcomm-Plattformen wurden Änderungen vorgenommen, die das Energiemanagement, die Speicherinitialisierung und die Unterstützung von Hardware-Schnittstellen verbessern.
- Die Versionen von binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0 und U-Boot 2025.07 wurden aktualisiert.
Quelle: opennet.ru
