ARM hat sein neuestes Prozessordesign präsentiert – den Cortex-A77. Wie das im Vorjahr veröffentlichte Modell Cortex-A76 ist dieser Kern für hochklassige Aufgaben in Smartphones und einer Vielzahl von Geräten ausgelegt. Der Fokus des Entwicklers liegt auf der Steigerung der Anzahl der pro Taktzyklus ausgeführten Instruktionen (IPC). Die Taktraten und der Energieverbrauch liegen etwa auf dem Niveau des Cortex-A76.
Derzeit strebt ARM an, die Leistung seiner Kerne schnell zu steigern. Laut ihren Plänen will das Unternehmen ab dem Cortex-A73 von 2016 bis hin zum Design Hercules von 2020 die CPU-Leistung um das 2,5-Fache erhöhen. Der Übergang von 16 nm auf 10 nm und anschließend auf 7 nm hat bereits zu höheren Taktraten geführt, und in Kombination mit der Architektur des Cortex-A75 und später des Cortex-A76, schätzt ARM, wurde bisher ein 1,8-facher Leistungszuwachs erreicht. Der Cortex-A77 wird es nun ermöglichen, die Leistung durch eine Erhöhung des IPC um weitere 20 % bei derselben Taktrate zu steigern. Das bedeutet, dass ein 2,5-facher Anstieg im Jahr 2020 durchaus realistisch wird.
Trotz eines Anstiegs des IPC um 20 % bleibt der Energieverbrauch des A77 laut ARM unverändert. Der Kompromiss besteht darin, dass die Chipfläche des A77 etwa 17 % größer ist als die des A76 bei den gleichen Technologieanforderungen. Infolgedessen steigen die Kosten für einen einzelnen Kern geringfügig. Im Vergleich zu den Errungenschaften von ARM muss erwähnt werden, dass AMD in Zen 2 einen Anstieg des IPC um 15 % im Vergleich zu Zen+ erreicht hat, während der IPC-Wert bei den Kernen von Intel seit vielen Jahren ungefähr auf demselben Niveau bleibt.
Das Ausführungsfenster mit veränderlicher Befehlsreihenfolge (out-of-order window size) wurde um 25 % auf 160 Einheiten erhöht, was dem Kern ermöglicht, die Parallelität der Berechnungen zu steigern. Selbst im Cortex-A76 gab es einen großen Branch Target Buffer, der im Cortex-A77 um weitere 33 % auf 8 KB vergrößert wurde, was dem Branch-Prediction-Block hilft, effizient mit der steigenden Anzahl paralleler Befehle umzugehen.
Eine besonders interessante Neuerung ist der vollständig neue 1,5-KByte Cache, in dem Makrooperationen (MOP) gespeichert werden, die aus dem Dekodierungsmodul zurückgegeben werden. Die ARM-Prozessorarchitektur dekodiert Anweisungen aus der Benutzeranwendung in kleinere Makrooperationen und zerlegt diese dann in Mikrooperationen, die an die Ausführungseinheit übergeben werden. Der MOP-Cache wird verwendet, um die Auswirkungen von verpassten Verzweigungen und Rücksetzungen zu minimieren, da die Makrooperationen nun in einem separaten Block gespeichert werden und keine erneute Dekodierung erfordern – was die Gesamtleistung der Einheit steigert. In bestimmten Lastfällen erweist sich der neue Block als äußerst nützliche Ergänzung zum herkömmlichen Instruktionscache.
In das Ausführungsmodul wurde ein vierter ALU-Block und ein zweiter Verzweigungsblock integriert. Der vierte ALU erhöht die Gesamtleistung des Prozessors um das 1,5-fache, da er die Ausführung von einzyklischen Befehlen (wie ADD und SUB) und zweizyklischen ganzzahligen Operationen wie Multiplikation ermöglicht. Die beiden anderen ALUs können nur grundlegende einzyklische Befehle verarbeiten, während der letzte Block mit komplexeren mathematischen Operationen wie Division, akkumulierter Multiplikation usw. beschäftigt ist. Der zweite Verzweigungsblock im Ausführungsmodul verdoppelt die Anzahl der gleichzeitigen Verzweigungssprünge, mit denen das Modul arbeiten kann, was hilfreich ist, wenn zwei der sechs gesendeten Befehle Verzweigungssprünge betreffen. Interne Tests bei ARM haben einen Leistungsgewinn durch die Nutzung dieses zweiten Verzweigungsblocks gezeigt.
Zu den weiteren Veränderungen im Kern gehören die Einführung einer zweiten AES-Verschlüsselungseinheit, eine erhöhte Speicherkapazität, ein verbessertes Vorababrufsystem der nächsten Generation, das die Energieeffizienz steigert und gleichzeitig die Bandbreite des DRAM-Systems erhöht, sowie Optimierungen der Cache-Leistung und mehr.
Der größte Leistungszuwachs zeigt sich im Cortex-A77 bei Ganzzahloperationen und Berechnungen mit Fließkommazahlen. Laut internen ARM-Tests in SPEC wurde eine Leistungssteigerung von 20 % und 35 % bei Ganzzahloperationen und Fließkommaoperationen festgestellt. Die Verbesserungen der Speicherkapazität liegen im Bereich von 15 bis 20 %. Insgesamt bieten die Optimierungen und Änderungen im A77 im Durchschnitt einen 20-prozentigen Leistungszuwachs im Vergleich zur vorherigen Generation. Mit neueren Fertigungsprozessen wie 7 nm ULV können wir zusätzliche Vorteile bei den endgültigen Chips erzielen.
ARM hat den Cortex-A77 für den 4+4 big.LITTLE Betrieb (4 leistungsstarke Kerne und 4 einfache energieeffiziente Kerne) entwickelt. Aufgrund der vergrößerten Fläche der neuen Architektur könnten viele Hersteller jedoch aus Kostengründen Kombinationen von 1+3+4 oder 2+2+4 präsentieren, die bereits aktiv praktiziert werden, wobei nur ein oder zwei Kerne vollständige, uneingeschränkte A77-Kerne sein werden.
Quelle: 3dnews.ru
