Hallo, liebe Leser von Habr. Wir möchten eine äußerst erfreuliche Nachricht teilen. Endlich haben wir die Serienproduktion der neuen Generation russischer Elbrus 8C-Prozessoren erreicht. Offiziell sollte die Serienproduktion bereits 2016 starten, aber tatsächlich begann die Massenproduktion erst 2019, und bisher wurden bereits etwa 4000 Prozessoren hergestellt.
Fast unmittelbar nach dem Start der Serienproduktion sind diese Prozessoren auch bei uns im AERODISK verfügbar, wofür wir besonders der Firma NORSI-TRANS danken möchten, die uns ihre Hardware-Plattform Yakhont UVM, die die Elbrus 8C-Prozessoren unterstützt, zur Verfügung gestellt hat, um die Software-Portierung der Speichersysteme zu realisieren. Dies ist eine moderne, alle Anforderungen von MCST erfüllende universelle Plattform. Derzeit wird die Plattform von speziellen Nutzern und Kommunikationsanbietern eingesetzt, um die Ausführung festgelegter Maßnahmen im Rahmen von operativen Ermittlungen zu gewährleisten.
Aktuell ist die Portierung erfolgreich abgeschlossen, und die AERODISK-Speichersysteme sind bereits in der Variante mit den heimischen Elbrus-Prozessoren erhältlich.
In diesem Artikel gehen wir auf die Prozessoren selbst, ihre Geschichte, Architektur und natürlich unsere Implementierung des Speichersystems auf dem Elbrus ein.
Geschichte
Die Geschichte der Elbrus-Prozessoren beginnt in der Zeit der Sowjetunion. 1973 wurde am Institut für Präzisionsmechanik und Computertechnik S.A. Lebedev (benannt nach Sergei Lebedev, der zuvor die Entwicklung des ersten sowjetischen Computers MЭСМ und später BЭСМ geleitet hatte) die Entwicklung von Multiprocessor-Computersystemen mit dem Namen „Elbrus“ initiiert. Die Entwicklung wurde von Wsewolod Sergejewitsch Burzew geleitet, während Boris Artaschesowitsch Babajan, einer der stellvertretenden Hauptkonstruktore, ebenfalls aktiv an der Entwicklung beteiligt war.
Wsewolod Sergejewitsch Burzew
Boris Artaschesowitsch Babajan
Der Hauptauftraggeber des Projekts waren selbstverständlich die Streitkräfte der UdSSR, und diese Reihe von Computern wurde letztendlich erfolgreich beim Aufbau von Kommandorechenzentren und Feuerleitkomplexen für Raketenabwehrsysteme sowie anderen speziellen Systemen eingesetzt.
Der erste Computer "Elbrus" wurde 1978 fertiggestellt. Er verfügte über eine modulare Architektur und konnte zwischen 1 und 10 Prozessoren mit Schaltungen mittlerer Integration enthalten. Die Geschwindigkeit dieser Maschine erreichte 15 Millionen Operationen pro Sekunde. Der Arbeitsspeicher, der für alle 10 Prozessoren gemeinsam genutzt wurde, betrug bis zu 2 hoch 20 Maschinenwörter oder 64 MB.
Später stellte sich heraus, dass viele der Technologien, die bei der Entwicklung des "Elbrus" verwendet wurden, zur gleichen Zeit weltweit erforscht wurden und von der Firma International Business Machines (IBM) bearbeitet wurden, jedoch wurden die Arbeiten an diesen Projekten, im Gegensatz zu denen am "Elbrus", nicht abgeschlossen und führten letztlich nicht zur Schaffung eines fertigen Produkts.
Laut Jewgeni Burzew bemühten sich sowjetische Ingenieure, die fortschrittlichsten Erfahrungen sowohl von heimischen als auch von ausländischen Entwicklern anzuwenden. Die Architektur der "Elbrus"-Computer wurde auch von den Computern der Firma Burroughs, den Entwicklungen von Hewlett-Packard sowie den Erfahrungen der Entwickler von BESM-6 beeinflusst.
Trotzdem waren viele Entwicklungen originell. Das Interessanteste am "Elbrus-1" war gerade seine Architektur.
Der entwickelte Supercomputer war der erste Computer in der Sowjetunion, der die superskalare Architektur einsetzte. Der breite Einsatz von superskalaren Prozessoren im Ausland begann erst in den 90er Jahren des letzten Jahrhunderts mit dem Erscheinen erschwinglicher Intel Pentium Prozessoren auf dem Markt.
Darüber hinaus konnten spezielle Eingangs-/Ausgangsprozessoren zur Organisation des Datenstroms zwischen Peripheriegeräten und dem Arbeitsspeicher im Computer eingesetzt werden. In einem System konnten bis zu vier dieser Prozessoren vorhanden sein, die parallel zum Hauptprozessor arbeiteten und über ihren eigenen dedizierten Speicher verfügten.
Elbrus-2
Im Jahr 1985 erhielt "Elbrus" seine logische Fortsetzung, als der Computer "Elbrus-2" entwickelt und in die Serienproduktion geschickt wurde. Architektonisch unterschied er sich kaum von seinem Vorgänger, wendete jedoch neue Komponenten an, was eine nahezu zehnfache Steigerung der Gesamtleistung ermöglichte – von 15 Millionen Operationen pro Sekunde auf 125 Millionen. Der Arbeitsspeicher des Computers wurde auf 16 Millionen 72-Bit-Wörter oder 144 MB erhöht. Die maximale Bandbreite der Ein- und Ausgabekanäle des "Elbrus-2" betrug 120 MB/s.
"Elbrus-2" wurde aktiv in den nuklearen Forschungszentren in Tscheljabinsk-70 und in Arzamas-16 im Kontrollzentrum, im ABM-System A-135 sowie an anderen Militärstandorten eingesetzt.
Die Schaffung von "Elbrus" wurde von den Führungspersönlichkeiten der Sowjetunion angemessen gewürdigt. Viele Ingenieure wurden mit Orden und Medaillen ausgezeichnet. Der Chefkonstrukteur Wsewold Burtsev und mehrere andere Fachleute erhielten staatliche Auszeichnungen. Boris Babayan wurde mit dem Orden der Oktoberrevolution ausgezeichnet.
Diese Auszeichnungen sind mehr als verdient, Boris Babayan sagte später:
Im Jahr 1978 haben wir die erste superskalare Maschine, Elbrus-1, entwickelt. Heute werden im Westen nur Super-Skalare dieser Architektur hergestellt. Der erste superskalare Prozessor im Westen erschien 1992, unser bereits 1978. Zudem ist die von uns entwickelte Variante des Superscalars ähnlich dem Pentium Pro, das Intel 1995 herausbrachte.
Diese Worte über die historische Vorreiterrolle bestätigen auch in den USA. Keith Diefendorff, Entwickler des Motorola 88110, eines der ersten westlichen superskalaren Prozessoren, schrieb:
„Im Jahr 1978, fast 15 Jahre bevor die ersten westlichen superskalaren Prozessoren auf den Markt kamen, verwendete der Elbrus-1 einen Prozessor, der in der Lage war, zwei Befehle pro Takt auszuführen, die Reihenfolge der Ausführung zu ändern, Register umzubenennen und spekulativ auszuführen.“
Elbrus-3
Im Jahr 1986, kurz nach Fertigstellung der Arbeiten am zweiten "Elbrus", begann das ITMiVT mit der Entwicklung eines neuen Systems namens "Elbrus-3", das auf einer völlig neuen Prozessorarchitektur basierte. Boris Babayan nannte diesen Ansatz "post-superskalare". Diese Architektur, später VLIW/EPIC genannt, wurde in der Zukunft (Mitte der 90er Jahre) von den Intel Itanium-Prozessoren verwendet (während die Entwicklungen in der UdSSR 1986 begannen und 1991 abgeschlossen wurden).
In diesem Rechenkomplex wurden zum ersten Mal die Ideen zum expliziten Management der Parallelität von Operationen durch den Compiler verwirklicht.
1991 wurde der erste und leider einzige Computer "Elbrus-3" veröffentlicht, der jedoch nicht bis zum Ende eingerichtet werden konnte. Nach dem Zusammenbruch der Sowjetunion wurde er überflüssig, und die Entwicklungen und Pläne blieben auf dem Papier.
Die Voraussetzungen für die neue Architektur
Das Team, das bei ITMiVT an der Entwicklung der sowjetischen Supercomputer arbeitete, wurde nicht aufgelöst, sondern setzte die Arbeit als eigenständiges Unternehmen unter dem Namen MCST (Moskauer Zentrum für SPARC-Technologien) fort. Zu Beginn der 90er Jahre startete eine aktive Zusammenarbeit von MCST mit Sun Microsystems, bei der das Team von MCST an der Entwicklung des Mikroprozessors UltraSPARC beteiligt war.
Gerade in dieser Zeit entstand das E2K-Architekturprojekt, das ursprünglich von der Firma Sun finanziert wurde. Später wurde das Projekt vollständig unabhängig, und alle geistigen Eigentumsrechte blieben beim Team von MCST.
„Wenn wir weiterhin mit Sun in diesem Bereich gearbeitet hätten, würde alles Sun gehören. Obwohl 90% der Arbeit noch vor dem Auftreten von Sun erledigt wurden.“ (Boris Babayan)
E2K-Architektur
Wenn wir über die Architektur der Prozessoren „Elbrus“ sprechen, hören wir sehr oft von unseren Kollegen aus der IT-Branche folgende Aussagen:
„Elbrus ist doch eine RISC-Architektur“
„Elbrus ist doch eine EPIC-Architektur“
„Elbrus ist doch eine SPARC-Architektur“
In Wirklichkeit ist keine dieser Aussagen vollständig korrekt, und wenn sie es ist, dann nur teilweise.
Die E2K-Architektur ist eine eigenständige, originale Prozessorarchitektur. Die Hauptmerkmale der E2K sind Energieeffizienz und herausragende Skalierbarkeit, die durch die Angabe expliziter Parallelität der Operationen erreicht werden. Die E2K-Architektur wurde vom Team von MCST entwickelt und basiert auf einer post-super-skalaren Architektur (ähnlich EPIC) mit gewissen Einflüssen der SPARC-Architektur (mit RISC-Vergangenheit). Darüber hinaus war MCST direkt an der Entwicklung von drei der vier grundlegenden Architekturen (Super-Skalare, post-super-skalare und SPARC) beteiligt. Die Welt ist tatsächlich eng miteinander verbunden.
Um zukünftige Verwirrungen zu vermeiden, haben wir ein einfaches Diagramm erstellt, das, obwohl vereinfacht, die Wurzeln der E2K-Architektur sehr klar zeigt.
Jetzt ein wenig mehr über den Namen der Architektur, zu dem ebenfalls Unklarheiten bestehen.
In verschiedenen Quellen finden Sie die folgenden Bezeichnungen dieser Architektur: „E2K“, „Elbrus“, „Elbrus 2000“, ELBRUS („ExpLicit Basic Resources Utilization Scheduling“, also explizite Planung der Nutzung grundlegender Ressourcen). All diese Bezeichnungen beziehen sich auf dasselbe – die Architektur, wobei in der offiziellen technischen Dokumentation sowie in technischen Foren der Begriff E2K verwendet wird. Daher verwenden wir im Folgenden den Begriff „E2K“, wenn wir über die Prozessorarchitektur sprechen, und den Namen „Elbrus“, wenn wir über einen spezifischen Prozessor sprechen.
Technische Merkmale der Architektur E2K
In traditionellen Architekturen wie RISC oder CISC (x86, PowerPC, SPARC, MIPS, ARM) wird ein Strom von Anweisungen an den Prozessor übergeben, die für eine sequenzielle Ausführung ausgelegt sind. Der Prozessor kann unabhängige Operationen erkennen und diese parallel ausführen (Superskalare Architektur) und sogar ihre Reihenfolge ändern (Out-of-Order-Ausführung). Allerdings hat die dynamische Analyse von Abhängigkeiten und die Unterstützung für Out-of-Order-Ausführung ihre Grenzen hinsichtlich der Anzahl der Anweisungen, die in einem Zyklus gestartet und analysiert werden können. Darüber hinaus verbrauchen die entsprechenden Blöcke im Prozessor eine erhebliche Menge an Energie, und die komplexe Implementierung kann manchmal zu Stabilitäts- oder Sicherheitsproblemen führen.
In der E2K-Architektur übernimmt der Compiler die Hauptarbeit bei der Analyse von Abhängigkeiten und der Optimierung der Reihenfolge der Operationen. Der Prozessor erhält sogenannte breite Befehle, in denen Instruktionen für alle Ausführungseinheiten des Prozessors codiert sind, die in diesem Takt ausgeführt werden sollen. Der Prozessor muss keine Abhängigkeiten zwischen Operanden analysieren oder Operationen zwischen den breiten Befehlen umstellen: Dies erledigt der Compiler basierend auf der Analyse des Quellcodes und der Planung der Ressourcen des Prozessors. Dadurch kann die Hardware des Prozessors einfacher und kostengünstiger gestaltet werden.
Der Compiler ist in der Lage, den Quellcode viel gründlicher zu analysieren als die RISC/CISC-Hardware des Prozessors und findet mehr unabhängige Operationen. Daher gibt es in der E2K-Architektur mehr parallel arbeitende Ausführungseinheiten als in traditionellen Architekturen.
Aktuelle Möglichkeiten der E2K-Architektur:
- 6 parallel arbeitende Kanäle für arithmetisch-logische Einheiten (ALU).
- Ein Registerfile mit 256 84-Bit-Registern.
- Hardware-Support für Zyklen, einschließlich Pipeline-Management. Steigert die Effizienz der CPU-Ressourcennutzung.
- Programmierbares asynchrones Data Pre-Fetching-Gerät mit separaten Lesekanälen. Ermöglicht es, Zugriffsverzögerungen im Speicher zu verbergen und das ALU optimal zu nutzen.
- Unterstützung für spekulative Berechnungen und Einzelbit-Prädikate. Reduziert die Anzahl der Sprünge und ermöglicht die parallele Ausführung mehrerer Programmzweige.
- Ein breites Team, das bei voller Auslastung in einem Takt bis zu 23 Operationen durchführen kann (über 33 Operationen bei der Packung von Operanden in Vektorbefehle).
Emulation von x86
Bereits in der Entwurfsphase der Architektur war den Entwicklern bewusst, wie wichtig die Unterstützung von Software ist, die für die Intel x86-Architektur geschrieben wurde. Zu diesem Zweck wurde ein System zur dynamischen (d.h. zur Laufzeit) Übersetzung von x86-Binärcodes in die Codes der E2K-Architektur implementiert. Dieses System kann sowohl im Anwendungsmodus (ähnlich wie WINE) als auch in einem Modus betrieben werden, der einem Hypervisor ähnelt (so kann ein vollständiges Gastbetriebssystem für die x86-Architektur gestartet werden).
Durch mehrere Optimierungsstufen gelingt es, eine hohe Ausführungsgeschwindigkeit des übersetzten Codes zu erreichen. Die Qualität der Emulation der x86-Architektur wird durch den erfolgreichen Start von über 20 Betriebssystemen (darunter mehrere Windows-Versionen) und Hunderten von Anwendungen auf den „Elbrus“-Rechenanlagen bestätigt.
Geschützter Modus für die Ausführung von Programmen
Eine der interessantesten Ideen, die von den Architekturen Elbrus-1 und Elbrus-2 übernommen wurden, ist die so genannte sichere Ausführung von Programmen. Dabei geht es darum, die Ausführung eines Programms nur mit initialisierten Daten zu gewährleisten, alle Speicherzugriffe auf ihre Zugehörigkeit zu einem zulässigen Adressbereich zu überprüfen und einen intermodularen Schutz zu bieten (zum Beispiel die aufrufende Anwendung vor einem Fehler in der Bibliothek zu schützen). All diese Prüfungen werden hardwareseitig durchgeführt. Für den geschützten Modus steht ein vollständiger Compiler und eine Runtime-Bibliothek zur Verfügung. Es ist jedoch wichtig zu verstehen, dass die auferlegten Beschränkungen dazu führen, dass die Ausführung von beispielsweise in C++ geschriebenem Code nicht möglich ist.
Selbst im normalen, „ungeschützten“ Betriebsmodus der Elbrus-Prozessoren gibt es Merkmale, die die Zuverlässigkeit des Systems erhöhen. So ist der Stack zur Verknüpfungsinformation (die Kette der Rückgabeadressen bei Prozeduraufrufen) vom Stack der Benutzerdaten getrennt und für Angriffe, wie sie in Viren verwendet werden, wie die Manipulation der Rückgabeadresse, nicht zugänglich.
Die über Jahre entwickelte Technologie ermöglicht es nicht nur, mit konkurrierenden Architekturen in Bezug auf Leistung und Skalierbarkeit Schritt zu halten, sondern auch, diese zukünftig zu übertreffen. Gleichzeitig bietet sie Schutz vor Fehlern, unter denen x86/amd64 leidet, wie beispielsweise Meltdown (CVE-2017-5754), Spectre (CVE-2017-5753, CVE-2017-5715), RIDL (CVE-2018-12126, CVE-2018-12130), Fallout (CVE-2018-12127), ZombieLoad (CVE-2019-11091) und ähnlichen Schwachstellen.
Der moderne Schutz vor den in der x86/amd64-Architektur gefundenen Schwachstellen basiert auf Patches auf Betriebssystemebene. Daher ist der Leistungsabfall bei aktuellen und früheren Generationen von Prozessoren dieser Architekturen so deutlich und beträgt zwischen 30 % und 80 %. Als aktive Nutzer von x86-Prozessoren sind wir uns dessen bewusst, leiden darunter und setzen unsere Arbeit fort, während die Lösung dieser Probleme für uns (und letztendlich für unsere Kunden) ein unbestreitbarer Vorteil ist, insbesondere wenn die Lösung aus Russland stammt.
Technische Spezifikationen
Im Folgenden finden Sie die offiziellen technischen Spezifikationen der Prozessoren "Elbrus" der vergangenen (4C), aktuellen (8C), neuen (8CV) und zukünftigen (16C) Generationen im Vergleich zu ähnlichen Intel x86-Prozessoren.
Ein kurzer Blick auf diese Tabelle zeigt (und das erfreut sehr), dass der Technologierückstand der heimischen Prozessoren, der vor 10 Jahren unüberwindbar schien, jetzt als ziemlich gering erscheint und sich im Jahr 2021 mit der Einführung des "Elbrus-16C" (der zudem Virtualisierung unterstützen wird) auf ein minimales Niveau reduzieren wird.
AERODISK-Speichersystem auf Elbrus 8C-Prozessoren
Von der Theorie gehen wir zur Praxis über. Im Rahmen der strategischen Allianz der Unternehmen MCST, AERODISK, Basalt SPU (ehemals Alt Linux) und NORSI-TRANS wurde ein Datenspeichersystem entwickelt und zur Nutzung vorbereitet, das derzeit in Bezug auf Sicherheit, Funktionalität, Kosten und Leistung, wenn nicht das beste, so doch zweifellos eine würdige Lösung darstellt, die ein angemessenes Maß an technologischer Unabhängigkeit für unser Land gewährleisten kann.
Nun zu den Details...
Hardware
Die Hardware-Komponente des SAN basiert auf der universalen Plattform Yakhont UVM des Unternehmens NORSI-TRANS. Die Yakhont UVM Plattform hat den Status von Telekommunikationsausrüstung russischen Ursprungs erhalten und ist im einheitlichen Register russischer Funk- und Elektronikprodukte eingetragen. Das System besteht aus zwei separaten SAN-Controllern (jeweils 2U), die über ein 1G oder 10G Ethernet Interconnect miteinander verbunden sind und mit gemeinsamen Festplattenschränken über SAS-Anschluss arbeiten.
Natürlich ist das nicht so ansprechend wie das Format „Cluster in a Box“ (wenn die Controller und die Festplatten mit einem gemeinsamen Backplane in einem 2U-Gehäuse installiert sind), das wir normalerweise verwenden, aber in naher Zukunft wird dieses Format ebenfalls verfügbar sein. Hier ist das Wichtigste, dass es gut funktioniert; über die „Schleifen“ können wir später nachdenken.
Unter der Haube hat jeder Controller ein Single-Processor-Motherboard mit vier Steckplätzen für den Arbeitsspeicher (DDR3 für den 8C-Prozessor). Außerdem verfügt jeder Controller über 4 Ports für 1G Ethernet (wovon zwei von der AERODISK ENGINE-Software als Dienstports genutzt werden) und drei PCIe-Steckplätze für Back-end (SAS) und Front-end (Ethernet oder FibreChannel) Adapter.
Für die Bootlaufwerke verwenden wir russische SATA-SSDs der Firma GS Nanotech, die wir mehrfach getestet und in Projekten eingesetzt haben.
Bei der ersten Begegnung mit der Plattform haben wir sie gründlich untersucht. Zur Verarbeitungsqualität und Lötung hatten wir keine Bedenken, alles ist sauber und zuverlässig gemacht.
Das Betriebssystem
Für das Betriebssystem kommt die Version OS Alt 8SP zur Zertifizierung zum Einsatz. In naher Zukunft planen wir die Erstellung eines angebundenen und ständig aktualisierten Repositories für OS Alt mit der Software CХД Аэродиск.
Diese Version der Distribution basiert auf der aktuellen stabilen Version des Linux-Kernels 4.9 für E2K (der langfristig unterstützte Branch wurde von Spezialisten des MЦСТ portiert) und wurde um Funktionalitäts- und Sicherheits-Patches ergänzt. Alle Pakete im Betriebssystem Alt wurden direkt auf „Elbrus“ mit dem originalen Transaktions-Bausystem des Projekts ALT Linux Team zusammengestellt, was die Arbeitsaufwände für den Transfer reduziert und mehr Aufmerksamkeit auf die Qualität des Produkts lenkt.
Jede Version des Alt-Betriebssystems für Elbrus kann erheblich in ihrer Funktionalität erweitert werden, indem das verfügbare Repository genutzt wird (von etwa 6.000 Quellpaketen für die achte Version bis hin zu etwa 12.000 für die neunte).
Die Wahl fiel auch deshalb auf dieses System, weil die Basalt SPU, der Entwickler des Alt-Betriebssystems, aktiv mit anderen Software- und Geräteentwicklern auf verschiedenen Plattformen zusammenarbeitet und nahtlose Interaktion innerhalb der Hardware-Software-Komplexe gewährleistet.
Software für Datenspeichersysteme
Beim Portieren haben wir sofort die Idee verworfen, die in E2K unterstützte x86-Emulation zu verwenden, und haben begonnen, direkt mit den Prozessoren zu arbeiten (zum Glück hat Alt bereits die nötigen Mittel dafür).
Unter anderem bietet der native Ausführungsmodus eine bessere Sicherheit (drei Hardware-Stacks statt einem) und erhöht die Leistung (es ist nicht notwendig, ein oder zwei Kerne von acht für die Arbeit des Binärtranslators zu reservieren, und der Compiler macht seine Arbeit besser als JIT).
Tatsächlich wird bei der Umsetzung des AERODISK ENGINE auf E2K der Großteil der vorhandenen Funktionalität des Storage Systems, die es auf x86 gibt, unterstützt. Die verwendete Speicher-Software ist die aktuellste Version des AERODISK ENGINE (A-CORE Version 2.30).
Ohne größere Probleme wurden auf E2K die folgenden Funktionen eingerichtet und für den produktiven Einsatz getestet:
- Ausfallsicherheit bis zu zwei Controllern und Multi-Path-I/O (mpio).
- Block- und Dateizugriff mit Thin Provisioning (Pools RDG, DDP; Protokolle FC, iSCSI, NFS, SMB einschließlich Integration mit Active Directory).
- Verschiedene RAID-Ebenen bis zur dreifachen Parität (einschließlich der Möglichkeit zur Verwendung eines RAID-Bausteins).
- Hybrides Speichern (Kombination von SSD und HDD in einem Pool, d.h. Caching und Tiering).
- Optionen zur Platzersparnis durch Deduplizierung und Kompression.
- ROW-Snapshots, Klone und verschiedene Replikationsoptionen.
- Und andere kleine, aber nützliche Funktionen wie QoS, globales Hotspare, VLAN, BOND usw.
Tatsächlich ist es uns gelungen, alle unsere Funktionen auf E2K zu implementieren, mit Ausnahme der Multi-Controller-Funktionalität (mehr als zwei) und des Planers für Multi-Thread-I/O, der die Leistung der All-Flash-Pools um 20-30 % steigert.
Selbstverständlich werden wir auch diese nützlichen Funktionen hinzufügen, es ist nur eine Frage der Zeit.
Ein wenig über die Leistung
Nach dem erfolgreichen Abschluss der Tests der grundlegenden Funktionalität des Speichersystems haben wir selbstverständlich Lasttests durchgeführt.
Beispielsweise haben wir bei einem dualen Controller-Speichersystem (2xCPU E8C 1,3 GHz, 32 GB RAM + 4 SAS SSD 800GB 3DWD), bei dem der RAM-Cache deaktiviert war, zwei DDP-Pools mit einem Haupt-RAID-10-Level erstellt und zwei LUNs mit jeweils 500 GB angelegt und diese LUNs über iSCSI (10G Ethernet) mit einem Linux-Host verbunden. Dann führten wir einen der grundlegenden stündlichen Tests mit kleinen Blöcken sequentieller Last mittels der FIO-Software durch.
Die ersten Ergebnisse waren durchaus positiv.
Die Belastung der Prozessoren lag im Durchschnitt bei 60 %, was ein grundlegendes Niveau darstellt, auf dem das Speichersystem problemlos arbeiten kann.
Ja, das ist bei weitem nicht als Highload zu werten, und für hochperformante Datenbanksysteme eines Abrechnungssystems wird das eindeutig nicht ausreichen, aber wie unsere Praxis zeigt, reichen diese Spezifikationen für 80 % der allgemeinen Aufgaben, für die Speichersysteme verwendet werden.
In Kürze planen wir, mit einem detaillierten Bericht über die Lasttests von Elbrus als Plattform für Speichersysteme zurückzukehren.
Eine helle Zukunft
Wie bereits erwähnt, hat die Serienproduktion des Elbrus 8C gerade erst im Anfang 2019 begonnen, und bis Dezember waren bereits etwa 4000 Prozessoren produziert worden. Zum Vergleich: Während des gesamten Produktionszeitraums wurden von der Vorgängergeneration, dem Elbrus 4C, nur 5000 Prozessoren hergestellt, sodass der Fortschritt offensichtlich ist.
Es versteht sich von selbst, dass dies ein Tropfen auf den heißen Stein ist, selbst für den russischen Markt, aber der Weg wird von dem Gehen geebnet.
Für 2020 sind die Produktionsveröffentlichung mehrerer zehntausend Elbrus 8C-Prozessoren geplant, was bereits eine bedeutende Zahl darstellt. Darüber hinaus soll während des Jahres 2020 der Elbrus-8CV-Prozessor von dem MTC-Team zur Serienreife gebracht werden.
Solche Produktionspläne sind ein klares Zeichen für einen sehr substantiellen Anteil am gesamten inländischen Markt für Serverprozessoren.
Am Ende stehen wir hier und jetzt vor einem leistungsstarken und modernen russischen Prozessor, der eine klare und aus unserer Sicht zukunftsträchtige Entwicklungsstrategie verfolgt. Darauf basiert ein maximal geschütztes und zertifiziertes Speichersystem aus russischer Produktion (und in Zukunft auch ein Virtualisierungssystem auf Basis des Elbrus-16S). Dieses System ist so russisch, wie es unter den derzeitigen modernen Bedingungen physisch möglich ist.
Wir beobachten häufig in den Nachrichten die wiederholten epischen Misserfolge von Unternehmen, die stolz behaupten, russische Hersteller zu sein, in Wirklichkeit jedoch lediglich Etiketten umkleben, ohne dem Produkt des ausländischen Herstellers einen eigenen Mehrwert hinzuzufügen, außer ihrem eigenen Aufschlag. Solche Unternehmen werfen leider einen Schatten auf alle echten russischen Entwickler und Hersteller.
Mit diesem Artikel möchten wir anschaulich zeigen, dass es in unserem Land Unternehmen gibt, die moderne komplexe IT-Systeme erfolgreich entwickeln und kontinuierlich wachsen. Die Importsubstitution in der IT ist keine Farce, sondern eine Realität, in der wir alle leben. Man kann diese Realität nicht mögen, kritisieren oder daran arbeiten, um sie zu verbessern.
Der Zerfall der Sowjetunion hinderte das Team hinter Elbrus daran, ein bedeutender Akteur in der Welt der Prozessoren zu werden, und zwang sie, Finanzierung für ihre Entwicklungen im Ausland zu suchen. Diese wurde gefunden, die Arbeit wurde geleistet, und das geistige Eigentum wurde bewahrt. Dafür gebührt diesen Menschen ein großes Dankeschön!
Das wäre es vorerst, bitte schreiben Sie uns Ihre Kommentare, Fragen und natürlich Kritik. Wir freuen uns immer über Ihr Feedback.
Auch im Namen des gesamten Unternehmens Aerodis möchten wir der russischen IT-Community ein frohes neues Jahr und Weihnachten wünschen und 100 % Verfügbarkeit wünschen – damit Backups im neuen Jahr niemandem von Nutzen sind))).
Verwendete Materialien
Ein Artikel mit einer allgemeinen Beschreibung der Technologien, Architekturen und Personen:
Eine kurze Geschichte der Computer mit dem Namen „Elbrus“:
Allgemeiner Artikel über die e2k-Architektur:
Artikel über die 4. Generation (Elbrus-8C) und die 5. Generation (Elbrus-8SV, Jahr 2020):
Spezifikationen der nächsten 6. Generation von Prozessoren (Elbrus-16SV, Jahr 2021):
Offizielle Beschreibung der Elbrus-Architektur:
Pläne der Entwickler der Hardware-Software-Plattform „Elbrus“ zur Schaffung eines Supercomputers mit Exaflops-Leistung:
Russische Technologien „Elbrus“ für Personalcomputer, Server und Supercomputer:
Ein alter Artikel von Boris Babayan, der aber immer noch relevant ist:
Ein alter Artikel von Mikhail Kuzminsky:
Präsentation von MCTS, allgemeine Informationen:
Informationen über das Betriebssystem Alt für die Elbrus-Plattform:
Quelle: habr.com
