Es wird kaum jemand bestreiten, dass das Design von maßgeschneiderten ASICs (Anwendungsspezifischen integrierten Schaltungen) alles andere als ein einfacher und schneller Prozess ist. Dabei wünscht man sich, dass es schneller ginge: Heute einen Algorithmus herausgeben und in einer Woche ein fertiges digitales Design erhalten. Das Problem ist, dass hochspezialisierte ASICs quasi Einzelprodukte sind. Solche werden selten in Millionenstückzahlen benötigt, bei deren Entwicklung man beliebig viel Geld und menschliche Ressourcen einsetzen kann, wenn dies in kürzester Zeit geschehen muss. Spezialisierte und damit effektivere ASICs für die Lösung ihrer Aufgaben sollten daher in der Entwicklung kostengünstiger sein, was in der heutigen Phase der Entwicklung des maschinellen Lernens megaaktuell wird. Auf diesem Gebiet reicht das Wissen, das der Computerbereich und insbesondere die Fortschritte bei GPUs in Bezug auf maschinelles Lernen (ML) bieten, nicht mehr aus.
Um das Design von ASICs für ML-Aufgaben zu beschleunigen, gründet die DARPA eine neue Programminitiative – Real Time Machine Learning (RTML). Das Programm für maschinelles Lernen in Echtzeit sieht die Entwicklung eines Compilers oder einer Softwareplattform vor, die automatisch die Architektur des Chips für einen bestimmten ML-Framework entwerfen kann. Die Plattform soll den vorgeschlagenen Algorithmus für maschinelles Lernen und den Datensatz für das Training dieses Algorithmus automatisch analysieren und anschließend in Verilog den Code zur Erstellung eines spezialisierten ASICs ausgeben. Spezialisten für die Entwicklung von ML-Algorithmen verfügen nicht über Kenntnisse von Chipdesignern, während Chipdesigner selten mit den Prinzipien des maschinellen Lernens vertraut sind. Das RTML-Programm soll dazu beitragen, dass die Vorteile beider Gruppen in einer automatisierten Plattform zur Entwicklung von ASICs für maschinelles Lernen kombiniert werden.
Im Verlauf des Lebenszyklus des RTML-Programms müssen die gefundenen Lösungen in zwei Hauptanwendungsbereichen überprüft werden: die Arbeit in 5G-Netzen und die Bildverarbeitung. Das RTML-Programm und die entwickelten Softwareplattformen für das automatische Design von ML-Beschleunigern werden auch zur Entwicklung und Testung neuer ML-Algorithmen und Datensätze verwendet. So wird es noch vor dem Design von „Silizium“ möglich sein, die Perspektiven neuer Frameworks zu bewerten. Partner von DARPA im RTML-Programm ist die National Science Foundation (NSF), die ebenfalls mit Problemen des maschinellen Lernens und der Entwicklung von ML-Algorithmen befasst ist. Der entwickelte Compiler wird an die NSF übergeben, während DARPA erwartet, den Compiler und die Plattform für das Design von ML-Algorithmen zurückzubekommen. In Zukunft werden Hardware-Design und Algorithmus-Entwicklung eine integrierte Lösung sein, die zur Entstehung von sich selbst trainierenden Echtzeitsystemen führen wird.
Quelle: 3dnews.ru
