Es ist kaum zu bestreiten, dass das Design von maßgeschneiderten ASICs (Application-Specific Integrated Circuits) ein alles andere als einfacher und schneller Prozess ist. Dabei wünscht man sich, dass es schneller ginge: Heute den Algorithmus vorgestellt und nächste Woche das fertige digitale Projekt abholen. Der Punkt ist, dass hochspezialisierte ASICs kaum mehr als Einzelprodukte sind. Solche werden selten in Millionenstückzahlen benötigt, für die man beliebig viel Geld und Ressourcen aufwenden kann, wenn es darum geht, dies in kürzester Zeit umzusetzen. Spezialisierte und damit am effektivsten für ihre Aufgaben eingesetzte ASICs sollten in der Entwicklung kostengünstiger sein, was in der heutigen Phase der Entwicklung des maschinellen Lernens besonders relevant wird. In diesem Bereich lässt sich nicht mehr nur auf den Erfahrungshorizont des Computer-Marktes und insbesondere auf die Fortschritte von GPUs im Bereich des maschinellen Lernens (ML) zurückgreifen.
Um das Design von ASICs für ML-Anwendungen zu beschleunigen, gründet die DARPA ein neues Programm – Real Time Machine Learning (RTML). Das Programm für maschinelles Lernen in Echtzeit sieht die Entwicklung eines Compilers oder einer Softwareplattform vor, die in der Lage ist, die Architektur von Chips automatisch für ein bestimmtes ML-Framework zu entwerfen. Die Plattform soll den vorgeschlagenen Algorithmus für maschinelles Lernen sowie die Datenmenge, die zu diesem Algorithmus gehört, automatisch analysieren und dann in Verilog den Code zur Erstellung eines spezialisierten ASIC ausgeben. Experten für die Entwicklung von ML-Algorithmen verfügen nicht über das Wissen von Chip-Designern, und Designer sind selten mit den Prinzipien des maschinellen Lernens vertraut. Das RTML-Programm soll dazu beitragen, die Vorteile beider Seiten in einer automatisierten Plattform zur Entwicklung von ASICs für maschinelles Lernen zu vereinen.
Im Verlauf des Lebenszyklus des RTML-Programms müssen die gefundenen Lösungen in zwei Hauptanwendungsbereichen geprüft werden: dem Arbeiten in 5G-Netzwerken und der Bildverarbeitung. Ebenso wird das RTML-Programm sowie die entwickelten Softwareplattformen für das automatisierte Design von ML-Beschleunigern zur Entwicklung und Erprobung neuer ML-Algorithmen und Datensätze genutzt. Dadurch können die Perspektiven neuer Frameworks bereits vor der Gestaltung von Silizium bewertet werden. Partner von DARPA im RTML-Programm ist die National Science Foundation (NSF), die ebenfalls an Themen des maschinellen Lernens und der Entwicklung von ML-Algorithmen arbeitet. Der entwickelte Compiler wird an die NSF übergeben, und DARPA erwartet im Gegenzug den Compiler und die Plattform für das Design von ML-Algorithmen zurück. Zukünftig werden Hardwaredesign und Algorithmusentwicklung eine umfassende Lösung darstellen, die zur Entstehung von in Echtzeit selbstlernenden maschinellen Systemen führen wird.
Quelle: 3dnews.ru
