ARM hat einen neuen leistungsstarken CPU-Kern vorgestellt - Cortex-A77.

ARM hat sein neuestes Prozessor-Design vorgestellt – den Cortex-A77. Wie der diesjährige Cortex-A76 ist dieser Kern für hochklassige Aufgaben in Smartphones und unterschiedlichsten Geräten konzipiert. Dabei zielt der Entwickler darauf ab, die Anzahl der pro Taktzyklus ausgeführten Befehle (IPC) zu erhöhen. Die Taktraten und der Energieverbrauch sind in etwa auf dem Niveau des Cortex-A76 geblieben.

Aktuell strebt ARM an, die Leistung seiner Kerne schnell zu steigern. Laut ihren Plänen soll die Leistung der CPUs von Cortex-A73 im Jahr 2016 bis hin zum Design Hercules im Jahr 2020 um das 2,5-Fache erhöht werden. Der Wechsel von 16 nm auf 10 nm und dann auf 7 nm hat bereits ermöglicht, die Taktraten zu steigern, und zusammen mit der Architektur des Cortex-A75 und anschließend des Cortex-A76 wird geschätzt, dass heute eine Leistungssteigerung um das 1,8-Fache erreicht wurde. Nun wird der Cortex-A77 es ermöglichen, durch eine Steigerung der IPC die Leistung um weitere 20 % bei der gleichen Taktrate zu erhöhen. Das 2,5-fache Leistungswachstum im Jahr 2020 wird somit realistisch.

Trotz einer IPC-Steigerung um 20 % schätzt ARM, dass der Energieverbrauch des A77 nicht gestiegen ist. Der Kompromiss besteht in diesem Fall darin, dass die Chipfläche des A77 etwa 17 % größer ist als die des A76 bei gleichen technologischen Normen. Infolgedessen werden die Kosten pro Kern etwas ansteigen. Wenn man die Errungenschaften von ARM mit den Branchengrößen vergleicht, sollte man erwähnen, dass AMD mit Zen 2 eine IPC-Steigerung um 15 % im Vergleich zu Zen+ erzielt hat, während der IPC bei den Intel-Kernen seit Jahren auf einem ähnlichen Niveau bleibt.

Das Ausführungsfenster mit geänderter Befehlsreihenfolge (out-of-order window size) wurde um 25 % auf 160 Einheiten vergrößert, was dem Kern ermöglicht, den Parallelismus in den Berechnungen zu erhöhen. Bereits im Cortex-A76 gab es einen großen Sprungadressenpuffer (Branch Target Buffer), und im Cortex-A77 wurde dieser um weitere 33 % auf 8 KB erhöht, was es dem Vorhersageblock für Verzweigungen ermöglicht, mit der Zunahme der parallelen Befehle effektiv umzugehen.

Eine noch interessantere Neuerung ist der vollständig neue 1,5-KB-Cache, in dem Makrooperationen (MOP) gespeichert werden, die aus der Dekodierungsmodul zurückgegeben werden. Die ARM-Prozessorarchitektur dekodiert Anweisungen aus der Anwendungssoftware in kleinere Makrooperationen und zerlegt sie dann in Mikrooperationen, die bereits an den Ausführungskern übergeben werden. Der MOP-Cache wird zur Verringerung der Auswirkungen von verpassten Zweigen und Rücksetzungen verwendet, da die Makrooperationen jetzt in einem separaten Block gespeichert werden und kein erneutes Dekodieren erforderlich ist – dadurch wird die Gesamtdurchsatzrate des Kerns erhöht. In einigen Lasten ist der neue Block eine äußerst nützliche Ergänzung zum standardmäßigen Anweisungscache.

Im Ausführungskern wurde ein vierter ALU-Block und ein zweiter Zweigblock hinzugefügt. Der vierte ALU erhöht die gesamte Durchsatzrate des Prozessors um das 1,5-Fache, da er in der Lage ist, Ein-Takt-Anweisungen (wie ADD und SUB) und Zwei-Takt-Ganzzahloperationen wie Multiplikation auszuführen. Die beiden anderen ALUs können nur grundlegende Ein-Takt-Anweisungen verarbeiten, während der letzte Block mit komplexeren mathematischen Operationen wie Division, Multiplikation mit Akkumulation usw. geladen wird. Der zweite Zweigblock im Ausführungskern verdoppelt die Anzahl der gleichzeitigen Zweigübergänge, mit denen der Kern arbeiten kann, was in Fällen nützlich ist, in denen zwei der sechs gesendeten Befehle sich auf Zweigübergänge beziehen. Interne Tests bei ARM haben Leistungsgewinne durch den Einsatz dieses zweiten Zweigübergangsblocks aufgezeigt.

Zu den weiteren Änderungen im Kern zählen die Hinzufügung einer zweiten AES-Verschlüsselungspipeline, die Erhöhung der Speicherbandbreite, ein verbesserter Mechanismus zur Datenvorabrufung der nächsten Generation, der die Energieeffizienz steigert und gleichzeitig die Systembandbreite der DRAM erhöht, Optimierungen der Cache-Leistung usw.

Der größte Zuwachs wird im Cortex-A77 bei Ganzzahloperationen und Berechnungen mit Gleitkomma beobachtet. Dies wird durch interne ARM-Tests in SPEC bestätigt, die eine Leistungssteigerung von 20 % und 35 % bei Ganzzahloperationen und Gleitkomma-Berechnungen zeigen. Die Verbesserungen der Speicherbandbreite liegen irgendwo im Bereich von 15–20 %. Insgesamt führen die Optimierungen und Änderungen im A77 zu einem durchschnittlichen Leistungswachstum von 20 % im Vergleich zur vorherigen Generation. Durch neuere technologische Normen wie 7 nm ULV können wir zusätzliche Vorteile in den letztendlichen Chips erzielen.

ARM hat den Cortex-A77 für den Einsatz im 4+4 big.LITTLE-Betrieb (4 leistungsstarke Kerne und 4 einfache, energieeffiziente) entwickelt. Aufgrund der vergrößerten Fläche der neuen Architektur können viele Hersteller aus Kostengründen Kombinationen wie 1+3+4 oder 2+2+4 vorstellen, die bereits aktiv praktiziert werden, wobei nur ein oder zwei Kerne vollständige, nicht beschnittene A77-Kerne sein werden.

Quelle: 3dnews.ru