Der erste Prototyp des offenen Chips Libre-SOC ist bereit für die Produktion.

Das Libre-SOC-Projekt entwickelt einen offenen Chip mit einer hybriden Architektur im Stil des CDC 6600, bei der die Anweisungen für CPU, VPU und GPU nicht getrennt sind und in einem einzigen ISA angeboten werden, und hat die Phase des Produktionsstarts des ersten Testmusters erreicht. Ursprünglich wurde das Projekt unter dem Namen Libre RISC-V entwickelt, wurde aber in Libre-SOC umbenannt, nachdem beschlossen wurde, RISC-V durch die Verwendung der Befehlssatzarchitektur (ISA) OpenPOWER 3.0 zu ersetzen.

Das Projekt zielt darauf ab, ein voll funktionsfähiges, vollständig offenes System-on-a-Chip (SoC) ohne Lizenzgebühren zu schaffen, das in Einplatinencomputern, Netbooks und verschiedenen tragbaren Geräten eingesetzt werden kann. Neben den typischen CPU-Anweisungen und allgemeinen Registern bietet Libre-SOC in einem einzigen Funktionsblock des Prozessors die Möglichkeit zur Durchführung von Vektoroperationen und spezialisierten Berechnungen, die für VPU und GPU typisch sind. Der Chip verwendet die Befehlssatzarchitektur OpenPOWER, die Erweiterung Simple-V mit Anweisungen zur Vektorisierung und parallel verarbeitenden Daten sowie spezialisierte Anweisungen zur Umwandlung in ARGB und zur Ausführung typischer 3D-Operationen.

Die GPU-Anweisungen konzentrieren sich auf die Verwendung mit der Grafik-API Vulkan, während die VPU für die Beschleunigung der Umwandlung von YUV-RGB und die Dekodierung der Formate MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis und Opus zuständig ist. Für Mesa wird ein freier Treiber entwickelt, der die Möglichkeiten von Libre-SOC nutzt, um eine hardwarebeschleunigte Softwareimplementierung der Grafik-API Vulkan bereitzustellen. Beispielsweise können Vulkan-Shader mithilfe einer JIT-Engine übersetzt werden, um unter Verwendung der in Libre-SOC verfügbaren spezialisierten Anweisungen ausgeführt zu werden.

Im nächsten Testprototyp wird geplant, die Erweiterung SVP64 (Variable-length Vectorisation) zu implementieren, die es ermöglicht, Libre-SOC als Vektorprozessor zu verwenden (neben 32 64-Bit-Generalleistern werden 128 Register für Vektorberechnungen bereitgestellt). Der erste Prototyp umfasst nur einen Kern, der mit einer Frequenz von 300 MHz arbeitet, aber es ist geplant, innerhalb von zwei Jahren eine 4-Kern-Version herauszubringen, dann eine 8-Kern-Version und langfristig auch eine 64-Kern-Version.

Die erste Charge des Chips wird von der Firma TSMC unter Verwendung eines 180-nm-Prozesses hergestellt. Alle Projektergebnisse stehen unter offenen Lizenzen zur Verfügung, einschließlich Dateien im GDS-II-Format, die eine vollständige Topologie des Chips beschreiben und ausreichend sind, um mit der eigenen Produktion zu beginnen. Libre-SOC wird der erste vollständig unabhängige Chip auf der Basis der Power-Architektur sein, der nicht von IBM gefertigt wird. Bei der Entwicklung kam die Hardware-Beschreibungssprache nMigen (HDL basierend auf Python, ohne Verwendung von VHDL und Verilog), die FlexLib-Standardzellbibliothek des Projekts Chips4Makers und die freie VLSI-Toolchain Coriolis2 zur Umwandlung von HDL in GDS-II zum Einsatz.

Die Entwicklung von Libre-SOC wurde von der NLnet Foundation mit 400.000 Euro finanziert, um einen vollständig offenen Chip im Rahmen eines Programms zur Schaffung verifizierbarer und vertrauenswürdiger grundlegender technischer Lösungen zu entwickeln. Der Chip hat die Größe von 5,5 × 5,9 mm und umfasst 130.000 logische Gatter. Er enthält vier SRAM-Module mit jeweils 4 KB sowie einen 300 MHz Phasenregelschleifenblock (PLL).

Quelle: opennet.ru