Das Unternehmen MIPS Technologies stellt die Entwicklung der MIPS-Architektur ein und wechselt zur Entwicklung von Systemen auf Basis der RISC-V-Architektur. Die achte Generation der MIPS-Architektur soll auf den Ergebnissen des Open-Source-Projekts RISC-V basieren.
Im Jahr 2017 kam das Unternehmen MIPS Technologies unter die Kontrolle des Start-ups Wave Computing, das Beschleuniger fĂŒr maschinelles Lernen entwickelt, die MIPS-Prozessoren verwenden. Im letzten Jahr begann Wave Computing den Insolvenzprozess, kam jedoch vor einer Woche mit Hilfe des Wagniskapitalgebers Tallwood aus der Insolvenz, reorganisierte sich und trat unter dem neuen Namen MIPS wieder auf. Das neue Unternehmen MIPS hat das GeschĂ€ftsmodell vollstĂ€ndig geĂ€ndert und wird sich nicht nur auf Prozessoren beschrĂ€nken.
FrĂŒher konzentrierte sich MIPS Technologies auf die Entwicklung der Architektur und die Lizenzierung des geistigen Eigentums im Zusammenhang mit MIPS-Prozessoren, ohne selbst zu produzieren. Das neue Unternehmen wird Chips herstellen, jedoch auf Basis der RISC-V-Architektur. MIPS und RISC-V Ă€hneln sich in ihrer Konzeption und Philosophie, jedoch wird RISC-V von der gemeinnĂŒtzigen Organisation RISC-V International mit UnterstĂŒtzung der Gemeinschaft entwickelt. MIPS hat beschlossen, die eigene Architektur nicht weiterzuentwickeln, sondern an der Zusammenarbeit teilzunehmen. Bemerkenswert ist, dass MIPS Technologies seit langem zu den Mitgliedern von RISC-V International gehört, und der technische Direktor von RISC-V International ist ein ehemaliger Mitarbeiter von MIPS Technologies.
Erinnern wir uns daran, dass RISC-V ein offenes und flexibles System von Maschinenanweisungen bereitstellt, das die Erstellung von Mikroprozessoren fĂŒr beliebige Anwendungsbereiche ermöglicht, ohne dabei GebĂŒhren zu verlangen oder Bedingungen fĂŒr die Nutzung festzulegen. RISC-V ermöglicht die Schaffung vollstĂ€ndig offener SoCs und Prozessoren. Derzeit entwickeln verschiedene Unternehmen und Gemeinschaften mehrere Dutzend Varianten von Mikroprozessor-Kernen, SoCs und bereits produzierten Chips auf Basis der RISC-V-Spezifikation unter verschiedenen offenen Lizenzen (BSD, MIT, Apache 2.0). Die UnterstĂŒtzung fĂŒr RISC-V ist seit den Versionen Glibc 2.27, binutils 2.30, gcc 7 und Linux-Kernel 4.15 vorhanden.
Quelle: opennet.ru
