Vorsicht, ARM? Neue 64-Bit-Kerne von Synopsys ARC werden die Leistung verdreifachen

Nicht viele wissen, dass die Prozessorarchitektur ARC eine der am weitesten verbreiteten Architekturen neben ARM, MIPS und x86 ist. In den 1980er Jahren entwickelt, findet die ARC-Architektur in verschiedenen Mikrocontrollern Anwendung und deckt ein breites Spektrum hochmoderner Produkte ab, wobei jährlich etwa 1,5 Milliarden Geräte produziert werden.

Vor einigen Tagen kündigte die Firma Synopsys eine neue Generation von 32- und 64-Bit-Prozessor-Kernen der ARC-Architektur an, die versprechen, die Leistung im Vergleich zu ihren Vorgängern zu verdreifachen und auch Systeme-on-Chip mit 12 Kernen zu ermöglichen. Somit werden die neuen Kerne Synopsys in die Lage versetzen, mit ARM in mehreren neuen Bereichen zu konkurrieren.

„Eingebettete Anwendungen wie Controller für Solid-State-Laufwerke oder Netzwerkgeräte werden zunehmend komplexer, was eine signifikante Leistungssteigerung bei begrenztem Energieverbrauch und Platzbedarf erfordert“, sagte John Koeter, Senior Vice President für Marketing und Strategie im Bereich geistiges Eigentum bei Synopsys. „Mit der Einführung der neuen ARCv3-Architektur und der ARC HS5x- und HS6x-Kerne werden Entwickler in der Lage sein, den steigenden Leistungsanforderungen ihrer SoCs heute und in Zukunft gerecht zu werden.“

Die neuen Familien von Synopsys DesignWare ARC-Prozessoren umfassen 32-Bit-Kerne HS56/HS57D/HS58 und 64-Bit-Kerne HS66/HS68. Die neu angekündigten Prozessoren sind für ein breites Spektrum von Anwendungen ausgelegt, wie z. B. Controller für Solid-State-Laufwerke (SSD), Netzwerkcontroller, Autopiloten für Fahrzeuge, Infotainmentsysteme für Autos und vieles mehr. Angesichts der steigenden Anforderungen an den Arbeitsspeicher ermöglichen die 64-Bit-ARC HD6x die Erstellung von Systemen mit bis zu 4,5 PB DRAM, während Geräte, die auf ARC HD5x basieren, mit kleineren Kapazitäten auskommen müssen. In jedem Fall werden die tatsächlichen unterstützten Arbeitsspeicherkapazitäten eher durch das verwendete Betriebssystem bestimmt, während die sichtbaren Vorteile von 64-Bit-CPUs ein breiteres Pipeline-Design und einen größeren Registersatz umfassen.

Was die Designware-Architekturen ARC HS5x und Designware ARC HS6x betrifft, unterstützen sie den ARCv3-Befehlssatz, der durch APEX-Instruktionen (ARC Processor EXtensions) erweitert werden kann, wenn einer der Kunden etwas Spezifisches benötigt. Darüber hinaus ist der ARC HS57D mit einem digitalen Signalprozessor ARCv3DSP ausgestattet, der 150 Befehle unterstützt. Die neuen Kerne haben eine Pipeline-Tiefe von 10 Stufen, können zwei Befehle pro Takt ausführen und verfügen über ein 128-Bit-Floating-Point-Berechnungsmodul. Die fortschrittlichsten Versionen der Kerne unterstützen einen L2-Cache mit einer Größe von bis zu 16 MB.

In Bezug auf die Leistung gibt Synopsys 3 DMIPS pro MHz bei ganzzahligen Berechnungen sowie 5,1 CoreMark pro MHz an, was für kleine Kerne mit minimalem Energieverbrauch recht gut ist. So sind die 3 DMIPS pro MHz höher als bei ziemlich leistungsstarken Prozessoren. Cortex-A55, während 5,1 CoreMark pro MHz höher ist als bei jedem ARM-Prozessor für Mikrocontroller.

Die Prozessor-Kerne Synopsys DesignWare ARC HS5x und HS6x
	HS5x			HS6x
	HS56	HS57D	HS58	HS66	HS68
Befehlssatz	ARCv3
APEX-Instruktionen	Unterstützte
Bitrate	32-Bit			64-Bit
Befehle pro Takt	2
Pipeline-Länge	10 Stufen
DSP	—	ARCv3DSP 150 Befehle	—	—	—
FPU-Genauigkeit	FP16, FP32, FP64
Prozessorcluster	12 Kerne
Beschleuniger pro Cluster	16 Beschleuniger
L1	Befehlscache + Datencache
L2	—	—	16 MB	—	16 MB
Maximaler Speicher	64 GB (abhängig von OS)			4,5 Petabyte
Frequenz (auf 16FFC)	1,8 GHz
DMIPS	5400 DMIPS pro Kern / 3 DMIPS pro MHz
CoreMark	9180 CoreMark pro Kern / 5,1 CoreMark pro MHz

Eine der Schlüsselmerkmale der neuen DesignWare-Familie ARC HS5x und DesignWare ARC HS6x ist die Möglichkeit, Systeme auf einem Chip (system-on-chip, SoC) mit 12 allgemeinen Prozessorkernen und 16 spezialisierten Beschleunigern zu erstellen. Jeder Kern/Beschleuniger in einem solchen Prozessor arbeitet mit einer eigenen Taktrate und verwendet ein eigenes Stromversorgungssystem, um die Energieeffizienz zu maximieren. Neben den neuen Kernen bietet Synopsys auch eine interne, cache-kohärente Verbindung mit einer Datenübertragungsrate von 800 GB/s an.

SoC dieser Art, die auf der ARC-Architektur basieren, sind heute nicht sehr verbreitet, doch in Anbetracht der vielversprechenden Prozessoren für autonome Systeme, Datenspeicherung, Datenstrommanagement, Multicore-Architektur und verschiedene Arten von Beschleunigern kommen sie sehr gelegen. Letzteres wird es Synopsys ermöglichen, mit ARM-Kernen um einen Platz in SoCs für die genannten Anwendungen zu konkurrieren, was bisher nicht der Fall war. So hat der Hersteller von SSDs Starblaze bereits Interesse an den Kernen DesignWare ARC HS5x und DesignWare ARC HS6x gezeigt.

„Entwickler von leistungsstarken Embedded-Lösungen stehen ständig vor neuen Herausforderungen, um hohe Leistung bei großem Speicherbedarf und den Einschränkungen bezüglich Energieverbrauch und Größe zu erreichen“, sagte Bruce Cheng, Chief Scientist bei Starblaze. „Die Möglichkeiten der neuen 32-Bit-Prozessoren ARC HS5x und der 64-Bit-Prozessoren HS6x von Synopsys im Bereich der Multicore-Architektur werden es uns ermöglichen, ein neues Niveau der Energieeffizienz zu erreichen, das derzeit von anderen auf dem Markt befindlichen Prozessoren nicht angeboten wird.“

Synopsys wird ab dem dritten Quartal 2020 die Kerne ARC HS56, HS57D, HS58, HS66, HS68 sowie deren Multiprozessor-Versionen HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP anbieten. Darüber hinaus wird das Unternehmen das Paket ARC MetaWare Development Toolkit zur Entwicklung von Chips auf Basis der genannten Kerne anbieten sowie einen Simulator und Verifikator zur Überprüfung der Funktionsfähigkeit von SoCs vor der Umsetzung in Silizium. Was die Unterstützung durch Betriebssysteme angeht, werden die neuen Kerne mit einer Reihe von Linux-Distributionen, Zephyr sowie verschiedenen proprietären Betriebssystemen kompatibel sein.

Quelle: 3dnews.ru