Die GhostWrite-Sicherheitsanfälligkeit, die vollständigen Zugriff auf den physischen Speicher des RISC-V XuanTie-CPUs bietet.

Forscher des Helmholtz-Zentrums für Informationssicherheit (CISPA) haben die Ergebnisse ihrer Untersuchung zur Sicherheit von Prozessoren auf Basis der RISC-V-Architektur veröffentlicht und Informationen über eine Schwachstelle mit dem Codenamen GhostWrite enthüllt. Die Schwachstelle betrifft RISC-V-Prozessoren XuanTie C910, die von dem chinesischen Unternehmen T-Head (einer Tochtergesellschaft von Alibaba) hergestellt und als Open-Source-Projekte weiterentwickelt werden. Die Schwachstelle ermöglicht es einem Angreifer mit eingeschränktem, unprivilegiertem Zugang zum System, beliebige Bereiche des physischen Speichers zu lesen und zu schreiben sowie Zugriff auf die Steuerung von Peripheriegeräten, wie Netzwerkarten, die MMIO (Memory-Mapped Input/Output) verwenden, zu erhalten.

Die Schwachstelle wird durch Mängel in der Prozessorarchitektur verursacht, die mit der Isolation von vom Hersteller hinzugefügten Prozessoranweisungen in Zusammenhang stehen, die die RISC-V-Befehlssatzarchitektur erweitern und direkten Zugriff auf DRAM ermöglichen, um die Mechanismen der virtuellen Speicherverwaltung zu umgehen. Die direkte Verarbeitung einiger erweiterter Anweisungen mit physischem Speicher anstelle von virtuellem Speicher ermöglicht es, die Speicherkapselung zwischen Prozessen zu umgehen.

Die vorbereitete Angriffstechnik ist zu 100 % reproduzierbar und erfordert die Ausführung eigenen Codes innerhalb weniger Mikrosekunden. Softwaremethoden zur Isolation, wie Container und Sandbox-Umgebungen, hindern die Ausnutzung der Schwachstelle nicht. Um die Schwachstelle zu blockieren, hilft nur die vollständige Deaktivierung der Unterstützung für Vektorextensionen, was zu einem Rückgang der Leistung in den rvv-bench-Tests um 33 % führt (wobei in der Zusammenfassung des Berichts 77 % angegeben sind und auf der Überblickseite 33 %, während in den Details von einem Rückgang der Leistung von memcpy um 33 % und von memset um 8 % die Rede ist), und etwa die Hälfte der verfügbaren Befehlssätze für Anwendungen einschränkt.

Die CPUs XuanTie C910 gehören zu den leistungsstärksten RISC-V-Chips, die derzeit auf dem Markt erhältlich sind und bereits aktiv in Servern Cloud-Systemen und Laptops verwendet werden. Beispielsweise tritt das Problem in den Scaleway Elastic Metal RV1-Servern, Clustern wie dem Lichee Cluster 4A, dem Lichee Book 4A Laptop, der Lichee Console 4A Spielkonsole, dem tragbaren Computer Lichee Pocket 4A, den Einplatinen-PCs Sipeed Lichee Pi 4A, Milk-V Meles und BeagleV-Ahead auf.

Forscher haben einen Exploit vorbereitet, der es einem nicht privilegierten Benutzer ermöglicht, Root-Rechte in Linux zu erhalten. Der Exploit ändert den Inhalt der Seitentabelle im Speicher, die für die Übersetzung virtueller Adressen in physische Adressen verwendet wird, um virtuelle Adressen zu erhalten, die mit beliebigen physischen Adressen verknüpft sind. Es wurde auch ein Beispiel für einen Exploit vorbereitet, um den Inhalt des Kernel-Speichers und anderer Prozesse zu lesen, was es ermöglicht, im Speicher gespeicherte Verschlüsselungsschlüssel und Passwörter zu extrahieren.

Zusätzlich haben die Forscher zwei weniger gefährliche architektonische Schwachstellen identifiziert – eine betrifft die Prozessoren T-Head XuanTie C906, die andere die T-Head XuanTie C908. Beide Schwachstellen beschränken sich auf einen Denial-of-Service-Angriff durch das Stoppen der CPU. Diese Schwachstellen können riskant für Cloud-Plattformen sein, die auf T-Head XuanTie-Chips basieren, da bei Zugriff auf ein Cloud-Umfeld die Möglichkeit besteht, auch die Dienste anderer Nutzer, die auf demselben Chip laufen, zu stoppen. Server.

Die Probleme wurden mithilfe des RISCVuzz-Frameworks identifiziert, das für Fuzzing-Tests von CPUs entwickelt wurde. Das Framework erkennt Unterschiede in der Implementierung identischer erweiterter Instruktionen auf verschiedenen CPUs, basierend auf der Annahme, dass aufgrund des Fehlens eines einheitlichen Registers für die Erweiterungen des RISC-V-Befehlssatzes gleich codierte Instruktionen auf Chips verschiedener Hersteller zu unterschiedlichen Handlungen führen können. Der Test bestand darin, das Verhalten der Verarbeitung von Prozessorinstruktionen auf verschiedenen RISC-V-CPUs zu vergleichen und mögliche Schwachstellen zu analysieren, in Situationen, in denen abweichendes Verhalten beobachtet wurde.

Quelle: opennet.ru