In den Android-Code wurde eine erste Unterstützung für die RISC-V-Architektur integriert.

Im AOSP-Repository (Android Open Source Project), wo die Quelltexte der Android-Plattform entwickelt werden, beginnen die Änderungen zur Unterstützung von Geräten mit RISC-V-basierten Prozessoren.

Ein Paket von Änderungen zur Unterstützung von RISC-V wurde von Alibaba Cloud erstellt und umfasst 76 Patches, die verschiedene Subsysteme abdecken, darunter den Grafikstack, das Audiosystem, Komponenten zur Video-Wiedergabe, die bionic-Bibliothek, die Dalvik-VM, Frameworks, Wi-Fi- und Bluetooth-Stacks, Toolkits für Entwickler sowie verschiedene Drittanbieter-Module, einschließlich Modelle für TensorFlow Lite und Module für maschinelles Lernen zur Texterkennung, Geräuschklassifikation und Bildverarbeitung.

Von dem Gesamtpaket an Patches sind bereits 30 Patches, die mit der Systemumgebung und Bibliotheken verbunden sind, in AOSP integriert worden. In den kommenden Monaten plant Alibaba Cloud, weitere Patches in AOSP einzufügen, um die Unterstützung von RISC-V im Kernel, der Android Runtime (ART) und dem Emulator zu gewährleisten.

Um die Unterstützung von RISC-V in Android zu begleiten, wurde innerhalb der RISC-V International eine spezielle Arbeitsgruppe Android SIG gegründet, der sich auch andere Unternehmen anschließen können, die an der Funktionsfähigkeit des Android-Stacks auf RISC-V-Prozessoren interessiert sind. Die Förderung der RISC-V-Unterstützung im Kern von Android erfolgt in Zusammenarbeit mit Google und Vertretern der Community.

Die vorgeschlagenen Änderungen für Android wurden im Rahmen einer Initiative zur Erweiterung der Anwendungsbereiche von Geräten auf Basis der RISC-V-Architektur vorbereitet. Im letzten Jahr hat Alibaba seine Arbeiten zu den RISC-V-Prozessoren XuanTie offengelegt und die aktive Förderung von RISC-V nicht nur für IoT-Geräte und Serversysteme, sondern auch für Verbrauchergeräte und verschiedene spezialisierte Chips begonnen, die verschiedene Anwendungsbereiche abdecken, von Multimedia-Systemen bis hin zu Signalverarbeitung und Beschleunigern für maschinelles Lernen.

RISC-V bietet ein offenes und flexibles System für Maschinenanweisungen, das die Erstellung von Mikroprozessoren für beliebige Anwendungsbereiche ermöglicht, ohne dass Lizenzgebühren erforderlich sind oder Bedingungen für die Nutzung auferlegt werden. RISC-V ermöglicht die Schaffung von vollständig offenen SoCs und Prozessoren. Derzeit entwickeln verschiedene Unternehmen und Gemeinschaften auf Basis der RISC-V-Spezifikation mehrere Dutzend Varianten von Mikroprozessorkernen sowie nahezu hundert SoCs und bereits gefertigte Chips unter verschiedenen freien Lizenzen (BSD, MIT, Apache 2.0). Die Unterstützung für RISC-V ist seit den Versionen Glibc 2.27, binutils 2.30, gcc 7 und dem Linux-Kernel 4.15 vorhanden.

Quelle: opennet.ru