Veröffentlichung von Coreboot 4.16

Die Version 4.16 des CoreBoot-Projekts wurde veröffentlicht, das eine freie Alternative zu proprietären Firmware und BIOS entwickelt. Der Code des Projekts wird unter der GPLv2-Lizenz verbreitet. An der Erstellung der neuen Version haben 170 Entwickler mit 1770 Änderungen mitgewirkt.

Hauptneuheiten:

• Unterstützung für 33 Motherboards hinzugefügt, von denen 22 auf Geräten mit Chrome OS oder auf Servern Google verwendet werden. Zu den nicht mit Google verbundenen Boards gehören:
  • Acer Aspire VN7-572G
  • AMD Chausie
  • ASROCK H77 Pro4-M
  • ASUS P8Z77-M
  • Emulation QEMU power9
  • Intel Alderlake-N RVP
  • Prodrive Atlas
  • Star Labs Star Labs StarBook Mk V (i3-1115G4 und i7-1165G7)
  • System76 gaze16 3050, 3060 und 3060-b
• Die Unterstützung für die Motherboards Google Corsola, Nasher und Stryke wurde eingestellt.
• Unterstützung für CPU Power9 und SoC AMD Sabrina hinzugefügt.
• Eine Option zum Deaktivieren der IME-Subsysteme (Intel Management Engine) wurde hinzugefügt, die in den meisten modernen Motherboards mit Intel-Prozessoren enthalten sind und als separater Mikroprozessor arbeiten, der unabhängig von der CPU Aufgaben erledigt, die vom Betriebssystem getrennt werden müssen, wie z.B. die Verarbeitung von geschützten Inhalten (DRM), die Implementierung von TPM-Modulen (Trusted Platform Module) und Niedrig-Level-Schnittstellen zur Überwachung und Verwaltung von Hardware. Zum Deaktivieren von IME in Systemen mit Prozessoren der Skylake-Familie bis hin zu Alder Lake wird der Parameter me_state im CMOS verwendet, dessen Zuweisung des Wertes 1 zur Deaktivierung des Motors führt. Zur Änderung des CSME-Status über das CMOS wurde die Methode „.enable“ hinzugefügt, deren Zustand dem Parameter me_state entspricht.
• Ein coreboot-configurator wurde hinzugefügt, eine einfache grafische Benutzeroberfläche zur Änderung der CMOS-Einstellungen in Coreboot CBFS, die das Tool nvramtool verwendet.
• Das Tool apcb_v3_edit zum Bearbeiten von Binärdateien APCB V3 (AMD PSP Customization Block) und zum Einfügen von bis zu 16 SPD (Serial Presence Detect) wurde hinzugefügt.
• Die Submodule amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs und vboot wurden aktualisiert.
• Der Code zur Konfiguration des LAPIC (Local Advanced Programmable Interrupt Controller) wurde in die MP-Init verschoben.
• Unterstützung für ANSI-Escape-Sequenzen zur Hervorhebung wichtiger Ereignisse, wie z.B. Fehler und Warnungen, bei der Ausgabe von Protokollen in der interaktiven Konsole wurde hinzugefügt.
• Die Funktion cbmem_dump_console, ähnlich wie cbmem_dump_console_to_uart, wurde implementiert, jedoch funktioniert sie mit standardmäßig konfigurierten Konsolen.
• Die Einstellungen des Live-Abbilds wurden für die Verwendung mit der Distribution NixOS 21.11 angepasst. Die Unterstützung des Pakets iasl wurde eingestellt, das durch acpica-tools ersetzt wurde.
• Der Bootloader U-Boot wurde auf Version 2021.10 aktualisiert.
• Unterstützung für Systeme hinzugefügt, die mehr als 128 CPU-Kerne umfassen.
• Treiber für Semtech sx9360 SAR Näherungssensoren hinzugefügt, die in Samsung-Geräten verwendet werden.
• Treiber für SD-Controller von SGenesys Logic GL9750 hinzugefügt, die in Chromebooks eingesetzt werden.
• Unterstützung für Ethernet-Controller von Realtek RT8125 hinzugefügt.
• Treiber für Fibocom 5G WWAN ACPI hinzugefügt.
• Unterstützung gemischter Speichersysteme bei Verwendung von DDR4 hinzugefügt.
• Unterstützung für die FSP 2.3-Spezifikation (Flexible Software Package) hinzugefügt.
• Der Code zur Berechnung der Hashes, die bei der Verifizierung und Bewertung des CBFS-Zustands verwendet werden, wurde überarbeitet.
• Unterstützung für die PCI-e Resizable BAR-Technologie (Base Address Registers) hinzugefügt, die es der CPU ermöglicht, auf den gesamten Videospeicher der PCI-Karte zuzugreifen.

Darüber hinaus wird ein Übergangsplan ab Version 4.18 vorgestellt, der das vierte Release des Ressourcen zuweisenden Mechanismus (RESOURCE_ALLOCATOR_V4) umfasst, in dem Unterstützung für die Manipulation mehrerer Ressourcenbereiche, die Nutzung des gesamten Adressraums und die Zuweisung von Speicher über 4 GB hinzugefügt wurde. In der Coreboot-Version 4.18, die für November erwartet wird, ist auch geplant, den Mechanismus zur klassischen Initialisierung des Multiprozessormodus (LEGACY_SMP_INIT) als obsolet zu erklären, der durch den Initialisierungscode PARALLEL_MP ersetzt wurde.

Quelle: opennet.ru