ARM hat sein neuestes Prozessordesign vorgestellt, den Cortex-A77. Wie der letztjährige Cortex-A76 ist dieser Kern für High-End-Aufgaben in Smartphones und den unterschiedlichsten Geräten konzipiert. Darin zielt der Entwickler darauf ab, die Anzahl der pro Takt ausgeführten Anweisungen (IPC) zu erhöhen. Taktraten und Stromverbrauch blieben etwa auf Cortex-A76-Niveau.
Derzeit zielt ARM darauf ab, die Leistung seiner Kerne schnell zu steigern. Nach seinen Plänen will das Unternehmen beginnend mit dem Cortex-A73 2016 und bis zum Hercules-Design 2020 die CPU-Leistung um das 2,5-fache steigern. Bereits die Übergänge von 16 nm auf 10 nm und dann auf 7 nm ermöglichten eine Erhöhung der Taktfrequenz und in Kombination mit der Cortex-A75- und dann Cortex-A76-Architektur nach ARM-Schätzungen eine 1,8-fache Leistungssteigerung wurde bis heute erreicht. Nun ermöglicht der Cortex-A77-Kern aufgrund der IPC-Steigerung eine Leistungssteigerung um weitere 20 % bei gleicher Taktfrequenz. Das heißt, ein 2,5-facher Anstieg im Jahr 2020 wird durchaus real.
Trotz der 20-prozentigen Steigerung des IPC schätzt ARM, dass der Stromverbrauch des A77 nicht gestiegen ist. Der Nachteil hierbei ist, dass die A77-Chipfläche bei gleichen Prozessstandards etwa 17 % größer ist als die des A76. Dadurch steigen die Kosten für einen einzelnen Kern leicht. Wenn wir die Leistungen von ARM mit Branchenführern vergleichen, ist es erwähnenswert, dass AMD in Zen 2 einen IPC-Anstieg von 15 % im Vergleich zu Zen+ erzielte, während der IPC-Wert von Intel-Kernen seit vielen Jahren ungefähr gleich bleibt.
Das Ausführungsfenster zum Ändern der Befehlssequenz (Out-of-Order-Fenstergröße) wurde um 25 % auf 160 Einheiten erhöht, wodurch der Kernel die Parallelität der Berechnungen erhöhen kann. Sogar der Cortex-A76 hatte einen großen Branch Target Buffer, und der Cortex-A77 erhöhte ihn um weitere 33 % auf 8 KB, was es der Branch Prediction Unit ermöglicht, die Zunahme der Anzahl paralleler Befehle effektiv zu bewältigen.
Eine noch interessantere Neuerung ist ein völlig neuer 1,5-KB-Cache, der vom Decodierungsmodul zurückgegebene Makrooperationen (MOPs) speichert. Die ARM-Prozessorarchitektur dekodiert Anweisungen von der Benutzeranwendung in kleinere Makrooperationen und zerlegt sie dann in Mikrooperationen, die an den Ausführungskern weitergeleitet werden. Der MOP-Cache wird verwendet, um die Auswirkungen verpasster Verzweigungen und Leervorgänge zu reduzieren, da Makrooperationen jetzt in einem separaten Block gespeichert werden und keine erneute Dekodierung erfordern – wodurch der Gesamtkerndurchsatz erhöht wird. Bei manchen Workloads ist der neue Block eine äußerst nützliche Ergänzung zum Standard-Anweisungscache.
Dem Ausführungskern wurden ein vierter ALU-Block und ein zweiter Zweigblock hinzugefügt. Die vierte ALU erhöht den gesamten Prozessordurchsatz um das 1,5-fache, indem sie Einzelzyklusanweisungen (wie ADD und SUB) und Push-Pull-Ganzzahloperationen wie Multiplikation ermöglicht. Die anderen beiden ALUs können nur grundlegende Einzelzyklusanweisungen verarbeiten, während der letzte Block mit komplexeren mathematischen Operationen wie Division, Multiplikation-Akkumulierung usw. geladen wird. Ein zweiter Verzweigungsblock innerhalb des Ausführungskerns verdoppelt die Anzahl gleichzeitiger Verzweigungsübergänge Der Kern kann die Arbeit erledigen, was in Fällen nützlich ist, in denen sich zwei der sechs gesendeten Befehle auf Verzweigungsübergänge beziehen. Interne Tests bei ARM haben Leistungsvorteile durch die Verwendung dieses zweiten Zweigblocks gezeigt.
Zu den weiteren Kernel-Änderungen gehören die Hinzufügung einer zweiten AES-Verschlüsselungspipeline, eine erhöhte Speicherbandbreite, eine verbesserte Daten-Prefetch-Engine der nächsten Generation zur Verbesserung der Energieeffizienz bei gleichzeitiger Erhöhung des System-DRAM-Durchsatzes, Cache-Optimierungen und mehr.
Die größten Zuwächse sind beim Cortex-A77 bei Ganzzahl- und Gleitkommaoperationen zu verzeichnen. Dies wird durch die internen SPEC-Benchmarks von ARM unterstützt, die Leistungssteigerungen von 20 % bzw. 35 % bei Ganzzahl- und Gleitkommaoperationen zeigen. Die Verbesserungen der Speicherbandbreite liegen irgendwo im Bereich von 15–20 %. Insgesamt führen Optimierungen und Änderungen am A77 zu einer Leistungssteigerung von durchschnittlich 20 Prozent im Vergleich zur Vorgängergeneration. Mit neueren Technologienormen wie 7-nm-ULV können wir bei den endgültigen Chips zusätzliche Vorteile erzielen.
ARM hat den Cortex-A77 so entwickelt, dass er in einer 4+4 big.LITTLE-Kombination funktioniert (4 leistungsstarke Kerne und 4 einfache energieeffiziente Kerne). Angesichts der größeren Fläche der neuen Architektur können viele Hersteller jedoch, um Geld zu sparen, 1+3+4- oder 2+2+4-Kombinationen einführen, die bereits aktiv praktiziert werden und bei denen nur ein oder zwei Kerne verwendet werden vollwertiger, ungeschnittener A77 sein.
Source: 3dnews.ru